Система управления вибростендом

- М.: спы ния. /Под ред,455-457, мерения иГенкина, 1 БРОСТЕНДОЬ к автомауправлению,авления и счетчик ерсивныи счет ками,предэличных корня, рециклов. Иропрограммновых фун рин ольэовани введение ения,блоковфункцустр16 ил ного упра циональны н на элекм стенде и связей иональные йств ана 1 табл. яю а иксированеменной существенно возможности логичного на ных изв е ляется ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОПИСАНИЕ ИЗ АВТОРСКОМУ СВИДЕТЕПЬСТ етов, А.Н. Морозевич,А.Е. Леусенко,ий, А.И. Шемаров хнике, Справочник в шиностроение, 1981,(54) СИСТЕМА УПРАВЛЕНИЯ В (57) Изобретение относится тическому регулированию и в частности к системам упр экспериментальными установ назначено для испытаний ра конструкций приборов и маш тродйнамическом вибрационн гармонической вибрацией на ных частотах и вибрацией и частоты, Целью изобретения расширение функциональных воэможностей эа счет повышения точности воспроизведения испытательных сигналовв широких частотных диапазонах и диапазоне изменения скоростей разверткипроведения анализа результатов испытаний, автоматизация управления работой вибростенда по заданной программе. Система управления вибростендомсодержит цифроаналоговый преобразователь, фильтр низких частот, аттенюатор, усилитель мощности, вибростенд, группу вибродатчиков, коммутатор, масштабирующий усилитель, блоканалоговой памяти, аналого-цифровойпреобразователь,17 регистров, 11мультиплексоров, два триггера, функциональный преобразователь, преобразователь фазы в амплитуду, сумматорпо модулю два, два алгебраическихсумматора, два блока умножения - деления, блок памяти, блок извлечения19 127 г 3 реходит к реализации программы испытаний. Если же 130 - 11, (О, то блокдМо 8 Мо21 управления вырабатывает сигналы, обеспечивающие приращение значения КОгПо сигналам Н(9), У 43 в регистр 50 через мультиплексор 48 заносится код ЬК , , а по сигналам Н(10), У 40 в регистр 49 из регистра 5 через мультиплексор 48 заносится код К , (в исходном состоянии К= О), т.е. 10 Н(9)У 43 Рг 50:= даттюН(10), У 40 Р 49:=Р 5.15 По сигналу У 41 в сумматоре 51 реализуется операция сложения. Код полученной суммы по сигналу У 43 заносится в регистр 50, т.е. 20 У 41, У 39) Р 5:=Р 49 + Р 50. У 2, У 4) Р,.1:=з 1 п (Р 23); и Г(2) или Г(1), Д(2), Е(2), У 10, У 13, А(1), У 1, обеспечивая как и ранее реализацию операции сложения,т.еГ(2),Д(2),Е(2),У 10, У 13,А(1)У 1) Р 23: =Р 23 + Р, 26 - лин.Г(1) Д(2) Е(2) У 10 У 13,А(1)У 1) Р 23:=фП 27(Р 26) - лог,Под действием сигнала Е(3) код 7 или Ч с выхода регистра 16 через мульти 0плексор 30 поступает на второй информационный вход сумматора 15. В это же время по сигналам Г(2) и Д(2) на 50 При этом происходит увеличение К на величину ЬКС , Гармонический сигнал той же Фиксированной частоты й, но большого уровня по сравнению с предыдущцм циклом, продолжает .поступать на вибростенд.Аналогично описанному в регистре 3накапливается новое значение 11,%Моф которое затем сравнивается с этало- З 0 ном и т.д. до выполнения условияэг"Элм Наь оПри этом система начинает реализовать заданную программу испытаний,Блок 21 управления вырабатывает сигнал У 17, по которому в регистр 16 заносится код 7 или 7. Система продолжает формирование гармонического сигнала. При этом блок 21 управления вырабатывает сигналы У 2 и 40 У 4, обеспечивая занесение в регистр 1 очередного кода мгновенного значения гармонического сигнала, т.е. 96 20первый ицформационцый вход сумматора 15 через мультиплексоры 14 и 29 поступает код текущего значения частоты Гп или логарифма частоты 1 оцГ, . По сигналу У 10 сумматор 15 реализует операцию сложения. Код полученной суммы без изменения по сигналу У 13 проходит через регистр 31 сдвига и по сигналам В(1), У 7 записывается в регистр 26, т.е.Е(3), Г(2),Д(2),У 10,У 13,В(1) У 7)г 26:=1 г 26 + Р 16Очевидно, что содержимое регистра 26 определяет приращение кода фазы, а содержимое регистра 16 - приращение приращения кода Фазы гармонической функции. То есть под действием указанной последовательности управляющих сигналов реализуются две итерационные процедуры видаахи =ап + дав и даьФ = дап+д апь,Увеличение содержимого регистра 26 происходит только при условии, когда триггер 13 направления развертки находится в нулевом состоянии. В противом случае (когда триггер 13 в единице) вместо сигнала У 10 на сумматор 15 подается сигнал У 11, При этом реализуется операция вычитания, т.е.Е(3),Г(2),Д(2),У 11,У 13,В(1),У 7) Рг 26 Рг 26 - Р 16.При такой последовательности управляющих сигналов реализуется развертка частоты гармонического сигнала в сторону уменьшения частоты. Исходное состояние регистра 13 определяется сигналами РН и РВ, Текущее состояние триггера определяется следующим образом. Если предыдущее состояние триггера 13 - ноль, :то сигнал с единичного выхода триггера обеспечивает прохождение через мультиплексор 19 кода Г или 1 оцйв в регистре 18. Если предйдущее состояние триггера 13 - единица, то сигнал с его единиц ного выхода обеспечивает прохождение через мультиплексор 19 кода Е или 1 о 81 с регистра 17, По. сигналу Е(4) этот код проходит через мультиплексор 30 на второй информационный вход сумматора 15. На первый информационный вход этого сумматора 15 в это время по сигналам Г(2) и Д(2)1275396 21через мультиплексоры 14 и 29 поступает код с выхода регистра 26. По сигналу У 12 на сумматоре 15 реализуется операция "инверсного вычитания", Выход знакового разряда этого сумматора 15 и определяет текущее состояние триггер 13, в которое он устанавливается по сигналу У 9, т.е. если Т 13=0, то Е(4),Г(2),Д(2),У 12,У 9) 1 ОТ 13: (Р; 18-Рс 26);если Т 13=1, то Е(4), Г(2), Д(2), У 12, У 9)Т 13:фф(Р 17-Р 26) . Параллельно с формированием гармонического сигнала, как и ранее,система проводит анализ управляемого сигнала (дискретный эквивалент которого по сигналам У 9 снимается с выхода аналого-циФрового преобразователя 12).Процедура вычисления квадрата действующего напряжения уже описана, Поэтому здесь приведем лишь формализованное ее описание; Б(1), У 5,У 6, 3 (6),И(5),У 34) УМН 43: =АЦП 12; АЦП 12;В процессе формирования модулированного по частоте гармоническогосигнала системой осуществляется сравнение значений текущей частоты Г итекущей частоты управления й. Напомним,что Е= 1 д + М 6 Я, здесь М =201,2,3 При достижении очередного значения Еу блок 21 вырабатываетсигналы, обеспечивающие вычислениенекоторых параметров управляемогосигнала (действующего значения первой гармоники Б, действующего зна 1 чения сигнала Б, коэффициента. гармоник К) и реализацию функции управления. Отмеченные операции системойреализуются периодически с периодом 3 О1дискретности ТА = - . Указанные,ьдействия инициируются единичным состоянием триггера 33. Как уже отмечалось, его исходное состояние ноль,Текущее состояние определяется соотнош кием содержимых регистров 26 и47. Для сравнения указанных величинблок 21 управления вырабатывает сигналы Г(2), Д(2) и Е(8), по которымсигналы с выходов регистров 26 и 47поступают на информационные входыалгебраического сумматора 15, гдепо сигналу У 11 реализуется операциявычитания. Знак разности с выходазнакового разряда сумматора поступает на второй вход сумматора 32 помодулю два. На его первый вход постоянно подается инверсное значениесостояния триггера 13 (триггер 13 вданный момент не меняет свое состояние, так как отсутствует сигнал У 9).Результат сложения по модулю два указанных величин по сигналу У 16 записывается в триггер 33, т.е.Г(2),Д(2),Е(8),У 11,У 16)ТЗЗ:==Т 13 О+ з 18 п (Р, 26-Р 47),здесь(+3 - знак суммы по модулю два. Д(1),Е(5),У 11,У 14,У 8) Р, 28;==Р 28 ФП 27 (Р 26) " лог. еЧ(1),Е(5),У 10,У 13,У 31) Р 34:=Рг 34 + УМН 43Далее система вычисляет мнимуюаБ и действительную Бв составляющие ,амплитуды первой гармоники, При этом используется преобразование Фурье.При вычислении Б системой реалиизуются следующие операции. По сигналу И(5) код с выхода преобразователя 12 поступает на первый информационный вход умножителя 43. На его второй информационный вход по сигналу 3(3) через мультиплексор 41 поступает код с выхода преобразователя 24 фазы в амплитуду, который по сигналу У 2 вырабатывает код функции зп от аргумента, записанного в регистре 23, По сигналу У 34 в умножителе формируется код произведения указанных величий, т,еИ(5),3(3),У 2,У 34) УМН 43:==АЦП 12 ПФ 24 (зз.п Р 23).Далее, как и ранее, реализуется алгоритм экспоненциального усреднения. По сигналу Д(1) код с выхода умножителя 43 через мультиплексор 29 поступает на первый информационный вход сумматора 15, На его второй информационный вход по сигналу Е(6) через мультиплексор 30 поступает код с регистра 35 (в исходном состоянии ноль). По сигналу У 11 реализуется операция вычитания. Полученный код разности при прохождении через регистр 31 сдвига под воздействием сигнала У 14сдвигается вправо на К разрядов (код50 умножается ца 2"). Полученный код с выхода регистра 3 1 сдвига под дейст вием сигнала У 8 записывается в рабочий регистр 28, т.еД(1), Е(6),У 11,У 14,У 8) Р,; 28:= =(УМП 43-Р 35) 2 Под действием сигнала 3(2) на второй информационный вход умножителя 43 через мультиплексор 41 поступает ра нее полученный код с выхода регистра 28. На первый информационный вход умножителя 43 через мультиплексор 42 по сигналу И(1) поступает код через мультиплексор 14, либо с выхода 15 регистра 26, если сформирован сигнал Г(2), либо с выхода преобразователя 27, если сформирован сигнал Г(1). По сигналу У 34 в умножителе 43 выполняется операция умножения, т.е,20 3 (2), И (1), Г(2), У 34 УМН 43: ==Р 28 ФП 27 (Р 26) - лог.25Затем под действием сигналов Д(1),Е(6), У 10, У 13, У 32 реализуется операция сложения кода, хранящегося врегистре 35 (проходит на сумматор 15через мультиплексор 39), и кода хранящегося в блоке 43 (проходит на сусумматор 15 через мультиплексор 29),результат сложения, проходя без изменения через регистр 3 1 сдвига, записывается в регистр 35. Таким образом, 5в регистре 35 накапливается код1 4в .Бо,мнимой составляющей амплитудыпервой гармоники,Д(1),Е(6),У 10,У 13,У 32) Р 35:==Р 35+УМН 43,Вычисление П осуществляется аналогично рассмотренному вьппе с той лишьразницей, что с преобразователя 24снимается код функции соз, а не зп,и что результат накапливается в регистре 36, т.е. И(5),УЗ,З(3),У 34) УМН 43:==Р 28 ФП 27(Р 23) - лог,; Д(1),Е(7),У 10,У 13,УЗЗ) Р, Зб:= =Р 36 + УМН 43,Так накапливается код - Б Повторяя указанную последовательность операций, система обеспечивает непрерывное формирование испытательного сигнала: гармонический сигнал с линейным или логарифмическим законом частотной модуляции (частный случай - с фиксированной частотой) и анализ (получение оценок квадрата действующего значения управляемого сигнала, действительной и мнимой составляющей амплитуды первой гармоники). Кроме того, как уже отмечалось, периодически, с периодом 1дискретности Т = , система осуьКществляет вычисление действующих значений сигнала и его первой гар,моники и коэффициента нелинейных искажений, и реализует функцию управления. Это выполняется при сравнении значений текущей частоты Й и текущей частоты управления Епо сигналу с триггера 33 управленйя, поступающему в блок 21 управления. При этом блок 21 управления вырабатывает сигналы 3(4) и И(3), по которым код с регистра 35 через мультиплексоры 41 и 42 поступает на оба информацион,ных входа умножителя 43, где по сигналу У 34 реализуется операция умножения, т,е. 3(4),И(3),У 34 УМН 43:=Р 35 Рг 35Далее по сигналу Д(1) код квадратамнимой составляющей амплитуды первойгармоники через мультиплексор 29 поступает на первый информационныйвход сумматора 15. На его второй информационный вход по сигналу Е(1)через мультиплексор 30 поступает коднуля. По сигналу У 10 реализуется опе 2рация сложения (Б +О). По сигналуУ 13 код полученной суммы проходитбез изменений через сдвигатель 31и по сигналу 18 записывается в регистр 28 (эдесь операции, выполняемые по сигналам Д(1), Е(1), У 10, У 13,не имеют самостоятельной функциональной нагрузки. С их помощью лишь обеспечивается передача кода с выходаумцожителя 43 ца вход регистра 28),г. е,Д(1) ф Е (1) У 10, У 13, У 8) Рг 28: =УМН 4327 28 1275396 10 т,е50 55 раиным адресам могут быть записаныкоды с регистров 39, 40 и 44 (этопроизводится без изменения коДа всчетчике 20), т.е. Л(2);У 29)БП 461 Л(2)+С, 20:=Р 39; Л(3),У 29)БП 46 Л(3)+С 4201:=Р 40; Л(4),У 29)БП 47 Л(4)+С 20:=Р 44. После получения оценок параметровуправляемого сигнала реализуетсявыбранный алгоритм управления (вкалщой точке Е) коэффициентом передачи аттенюатора. По сигналам Л(3)УЗО текущий код Па считается из со 15ответствующей ячейки памяти блока 46.По сигналу Н(4) он поступает черезмультиплексор 48 на входы регистров5, 47,49 и 50. По сигналу У 43 укаэанный код записывается в регистр50, т,е,Л(3),УЗО,Н(4),У 43 Р 50:=БП 46 Л(3)+С 20Затем по сигналам Л(1), У 24 или У 25и УЗО иэ соответствующей ячейки памяти блока 46 считывается код эталонного значения Ем (У 25 уменьшает,а У 24 увеличивает содержимое счетчика 20 на единицу), По сигналам Н(4)и У 40 этот код через мультиплексор48 записывается в регистр 49, т.е. Л(1),У 25/У 24,УЗО,Н(4),У 40) Р 49:==БПЛ(1) + С 4203 По сигналу У 42 в сумматоре 51 реализуется операция выиитания, Код полу ченной разности по сигналу Н(2) проходит через мультиплексор 48 и по сигналу У 40 записывается в регистр 49, т.е,У 42,Н(2),У 40) Р 49:=Р 49-Р, 5040 Затем по сигналам Н(11) и У 43 код Пзаписывается в регистр 50. Посигналу У 45 в блоке 52 реализуется операция деления, результат которой по сигналу И(3) проходит через мультиплексор 48, а по сигналу У 43 записывается в регистр 50, т,е. Н(11),У 43) Р 50:=ПмаксУ 45 Н(3) эу 43) Рг 50:=1,49 йт 50По сигналу Н(8) код К коэффициентапропорциональности проходит черезмультиплексор 48, а по сигналу У 40записывается в регистр 49, т.е. Н(8), У 40) Р 49:=К.По сигналу У 44 в умножителе 53 реализуется операция умножения. Код произведения по сигналу Н(3) проходитчерез мультиплексор 48 и по сигналуУ 43 записывается в регистр 50, т.е. У 44, Н(3),У 43) Р 50:=Р, 49 Р 50. Далее, по сигналу Н(10) код с выхода регистра 5 проходит через мультиплексор 48, а по сигналу У 40 записывается в регистр 49, т.е. Н(10) ф У 40) Рт 49:=Рс 5 Наконец, по сигналу У 41 реализуется операция сложения. Полученный код суммы по сигналу Н(2) проходит через мультиплексор 48, а по сигналу У 39 записывается в регистр 5, те. У 41, Н(2),У 39 Рт 5:=Р 49 + Р 50. Таким образом, реализуется выбранныйдля примера алгоритм управления видаэтПа;. - Па;атт атт ПэтПа;, - Па;или Кмакс(в зависимости от направления развертки частоты).Полученный код коэффициента К , определяет значение коэффициента передачи аттенюатора 4, фиксированное до следующего "момента управления определяемого очередным значением Е Очередное значение частоты управления Евычисляется следующим образом.По сигналу Н(5) код с выхода регистра 47 проходит мультиплексор 48 и по сигналу У 40 записывается в регистр 49 те. Р(5) ф У 40) Рг 49=Р 47По сигналу Н(7) код ьЕ или 61 ояЕпроходит через мультиплексор 48 и посигналу У 43 записывается в регистр 50,Н(7), У 43 Р 50:= ьЕ - лин.,Р 50:= Ь 1 о 8 Е - лог. Затем по сигналу У 43 сумматор 51 реализует операцию сложения. Код полу" ченной суммы по сигналу Н(2) проходит мультиплексор 48 и по сигналу У 37 записывается в регистр 47, т.е. У 41, Н(2), У 37) Р 47:=Р, 49 + Р 50 Так реализуется итерационная процедуда Ем Е + Е или 1 ояЕм о 8 Е 5 + Ь 1 ояЕ, если триггер 13 ус127539 бПосле выработки сигнала У 39 блок 21управления периодически вырабатываетсигналы Н(10), У 42, Н(2), У 39 до установлен в ноль. Если триггер 13 находится в единице, то реализуетсяпроцедура Г= Г, - Е, Это происходит аналогично описанному, тольковместо сигнала У 41 на сумматор 51подается сигнал У 42. При этом реализуется операция вычитания, т,е. тановления регистра 5 в нулевое положение (до появления сигнала У 38). На этом система заканчивает свою работу.Таким образом, введение новых функциональных блоков и связей обеспечивает предлагаемой системе управления вибростендом по сравнению с известной ряд существенных преимуществ;. повышена точность воспроизведения испытательных сигналов; расшпрен частотный диапазон изменения псчена возможность проведения анализа результатов испытания путем вычистизация управления работой вибростениспользование принципа микропрограммсовременная элементная база. Все это существенно расширяет Функциональные возможности известных устройств аналогичного назначения и позволяет существенно сократить перечень измерительных приборов и устройств, испольвие Фиксированной или качающейся частоты,Система управления вибростендом, содержащая последовательно соединенные регистр цифроаналогового преобразователя, цифроанапоговый преобразователь, Фйльтр нижних частот, аттенюатор, усилитель мощности, вибростенд, группу вибродатчиков, коммутатор, масштабирующий усилитель, блок У 42,Н(2),У 37) Р 47:=Р 49-Р, 50.При проведении испытаний на вибропрочность и на виброустойчивость выбирают необходимое число И полныхциклов изменения частоты от Гн до Ки обратно. При изменении Г периодически происходит изменение состояния 15 испытательных сигналов; расширен диатриггера 13. Сигнал Х 1 о состояниитриггера 13, проходя через блок 21управления, поступает на вычитающийвход счетчика 53, Этот управляющийсигнал У 27 уменьшает каждый раз, на 20 ,пения оценок коэффициента нелинейедипицу содержимое счетчика 53.При ных искажений, действующих значенийпоступлении на вычитающцй вход счет- управляемого сигнала и его первойчика 530 импульсов (сигналов У 27) в гармоники; обеспечена полная автоманем Формируется сигнал Х 5 отрицательного переполнения, который указы да по заданной программе; обеспеченавает на то, что программа испытаний автоматизация задания программы исзавершена. питаний; обеспечен плавный сброс упПо завершению программы испытаний равляющего сигнала при завершенииили в любой момент по желанию опера- программы испытаний либо по командетора, который подает сигнал "Стоп", 30 оператора; обеспечен плавный выходблок 21 управления вырабатывает сиг- на режим.палы, обеспечивающие плавный сброс Несомненным преимуществом систеуправляющего сигнала. Данная проце- мы управления вибростендом являетсядура аналогична процедуре выхода нарежим. Однако при этом осуществляет- З ного управления, который позволяется не увеличение, а уменьшение зна- изменить алгоритм работы системы счения К до нуля. Это реализуется целью повышения качества управления,следующим образом. В конкретной реализации использованаПо сигналам Н(9), У 43 в регистр50 через мультиплексор 48 заноситсякод ь К а по сигналам Н(10), У 40в регистр 49 из регистра 5 черезмультиплексор 48 заносится код Кт.е.Н(9) р У 43) Ру 50= АКатт т эуемых при проведении вибрационныхН(10), У 40) Р 40:=Р 5. испытаний на гармоническое воэдейстПо сигналу У 42 в сумматоре 51 реализуется операция вычитания. Если: результат отрицательный (К Л К,.то вырабатывается сигнал У 38 (на 50 о Р м У л а о рет енияоснове анализа сигнала ХЗ), и регистр5 устанавливается в нольЕсли результат положительный, то вырабатываются сигналы Н(2), У 39 занесенияразности в регистр 5, т.е. 55У 42,У 38) Р,.5;=О, если Р 49-Ь,.50 ( 0;У 42,Н(2),У 39) Р 5:=Р,49-Р,50, еслиРг 49-Рг 500аналоговой памяти, аналого-цифровой преобразователь, а также триггер направления развертки, мультиплексор задания закона модуляции частоты, первый алгебраический сумматор, регистр задания скорости развертки, информационный вход которого является входом задания скорости развертки системы, регистр задания нижней границы диапазона развертки, информационный вход которого является входом задания нижней границы диапазона развертки системы, последовательно соединенные регистр задания верхней границы диапазона развертки, информационный вход которого является входом задания верхней границы диапазона развертки системы, и мультиплексор выбора направления разверт ки, а также реверсивный счетчик адреса, регистр аттенюатора, выход которого подключен к второму информационному входу аттенюатора, и блок управления, первый вход которого является р 5 входом задания закона модуляции частоты системы, второй вход - входом запуска системы, третий вход - первым тактовым входом системы, четвертый вход - входом задания начальных условий системы, а выходы блока управления соединены соответственно с управляющими входами регистра цифроаналогового преобразователя, коммутатора, блока аналоговой памяти,ана 35 лого-цифрового преобразователя, двумя входами регистра аттенюатора, с входом регистра задания скорости развертки, с входом регистра задания нижней границы диапазона развертки и с вхо 40 дом регистра задания верхней границы диапазона развертки, о т л и ч а ю - щ а я с я тем, что, с целью расширения функциональных возможностей, в систему введены последовательно соединенные мультиплексор выбора фазы, регистр задания фазы и преобразователь фазы в амплитуду, последовательно соединенные мультиплексор выбора частоты, регистр задания частоты и функциональный преобразователь,50 последовательно соединенные рабочий регистр и мультиплексор выбора первого слагаемого, а также мультиплексор выбора второго слагаемого, регистр сдвига, последовательно соединенные. сумматор по модулю два и триггер управления, а также три регистра памяти, последовательно соединенные мультиплексор выбора подкоренного выражения, блок извлечения корня и регистр хранения действующего значенияпервой гармоники, а также регистрхранения действующего значения сигнала, мультиплексор выбора первого сомножителя, последовательно соединен-.ные мультиплексор выбора вторс го сомножителя, первый блок умноженияделения, регистр хранения коэффициента гармоник, мультиплексор блокапамяти и блок памяти, последовательно соединенные регистр частоты управления, мультиплексор выбора операнда и регистр первого операнда, последовательно соединенные регистрвторого операнда и второй блок умножения - деления, а также второй алгебраический сумматор и счетчик циклов, причем второй информационныйвход второго блока умножения - деления подключен к второму информационному входу мультиплексора выбора операнда, к выходу регистра первогооперанда и первому информационномувходу второго алгебраического сумматора, выход которого подключен ктретьему. информационному входу мультиплексора выбора операнда, выходзнакового разряда второго алгебраического сумматора подключен к пятомувходу блока управления, а второй информационный вход - к выходу регистра второго операнда, выход второгоблока умножения - деления соединен счетвертым информационным входом муль-типлексора выбора операнда, пятый информационный вход которого подключенк выходу блока памяти и к информационному выходу системы, информационный вход регистра частоты управленияподключен к информационным входамсоответственно регистра аттенюатора,регистров второго и первого операндов, шестой, седьмой, восьмой и девятый информационные входы мультиплексора выбора операнда являются соответственно входом задания начальнойчастоты, входом задания периода дискретности, входом задания коэффициента пропорциональности закона управления и входом задания приращениякоэффициента передачи аттенюаторасистемы, десятый информационный входподключен к выходу регистра аттенюатора, а одиннадцатый вход являетсявходом задания кода максимального значения напряжения на выходе атеннюато33 127539 25 ра системы, вход задания нулевого кода системы подключен к первому информационному входу мультиплексора выбора второго слагаемого, второй информационный вход которого подключен к информационному входу преобразователя фазы в амплитуду, первый инФормационный вход мультиппексора выбора фазы соединен с выходом регистра сдвига, с первым информационным 10 входом мультиплексора выбора частоты, с информационным входом рабочего регистра, с первыми информационными входами трех регистров памяти и с первым информационным входом мульти плексора выбора первого сомножителя, а второй информационный вход мультиплексора выбора фазы является входом задания начальной фазы системывход задания начальной частоты которой 20 , соединен с вторым информационным входом мультиплексора выбора частоты, выход регистра задания частоты соединен с первым вхоцом мультиплексора задания закона модуляции частоты, второй информационный вход которого соединен с выходом функционального преобразователя, а выход мультиплексора соединен с вторым информационным входом мультиплексора З 0 выбора первого слагаемого и с первым информационным входом мультиплексора выбора второго слагаемого, второй информционный вход которого соединен с вторым информационным входом мультиплексора выбора первого сомножителя, с первым входом мультиплексора выбора подкоренного выражения, с третьим информационным входом мультиплексора выбора второго слагаемого 40 и с первым информационным входом мультиплексора выбора первого слагаемого, а также с выходом рабочего регистра, третий вход мультиплексора выбора первого слагаемого соединен с вторым ,15 информационным входом мультиплексора выбора подкоренного выражения и с вы,ходом первого блока умножения - деления, второй вход которого соединен с выходом мультиплексора выбора первого 50 сомножителя, третий информационный вход которого соединен с входом регистра хранения действующего значения сигнала и с выходом блока извлечения корня, четвертый информационный вход мультиплеКсора выбора первого сомножителя подключен к выходу преобразователя фазы в амплитуду и к информаб 34ционнаму входу регистра цифроаналогового преобразователя, установочныйвход которого подключен к входу установки в ноль триггера управлеция, кустановочным входам трех регистровпамяти, к входу задания начальныхусловий системы и установочному входурегистра задания скорости развертки,выход которого подключен к четвертому информационному входу мультиплексора выбора второго слагаемого, пятыйвход которого соединен с выходоммультиплексора выбора направленияразвертки, второй информационныйвход которого соединен с выходом регистра задания нижней границы диапазона развертки, а управляющий вход -с выходом триггера направления развертки и шестым входом блока управления, седьмой вход которого подключен к единичному выходу триггерауправления, первый вход сумматорапо модулю два подключен к пулевомувыходу триггера направления развертки, второй вход сумматора по модулюдва подключен к информационному входутриггера направления развертки и квыходу знакового разряда первого алгебраического сумматора, второй выход которого подключен к .региструсдвига, первый информационный вхоц -к выходу мультиплексора выбора первого слагаемого, а второй информационный вход - к выходу мультиплексоравыбора второго слагаемого, шестойинформационный вход которого подключен к третьему информационному входумультиплексора выбора подкоренноговыражения и выходу первого регистрапамяти, седьмой информационный вход-,к выходу. второго регистра памяти, кпятому информационному входу мультиплексора выбора первого сомножителяи третьему информационному входумультиплексора выбора второго сомножителя, четвертый информационныйвход которого подключен к выходутретьего регистра памяти, к шестомуинформационному входу мультиплексоравыбора первого сомножителя и восьмому информационному входу мультиплексора выбора второго слагаемого, девятый информационный гход которого подключен к выходу регистра частоты управления, седьмой и пятый соответствепно информационные входы мультиплексоров выбора первого и второгосомножителей обьединены и подключены1275396 35к выходу аналого-цифрового преобразователя, шестой информационный вход мультиплексора выбора второго сомножителя подключен к входу задания кода Сто системы, вход задания 5 числа циклов которой подключен к информационному входу счетчика циклов, выход отрицательного переполнения которого подключен к восьмому входу блока управления, девятый вход которого подключен к выходу положительного переполнения реверсивного счетчика . адреса, информационный вход которого является входом задания начального адреса системы, а выход - к первому 15 адресному входу блока памяти, второй адресный вход которого объединен с управляющим входом мультиплексора блока памяти, второй, третий и четвертый информационные входы которого 20 подключены соответственно к входу задания эталонных значений управляемой величины системы, к выходу регистра хранения действующего значения первой гармоники и выходу регистра хранения действующего значения сигнала, входы задания направления развертки системы подключены к входам установки в единицу и в ноль триггера направления развертки,вход 30 записи эталона, второй тактовый вход, вход остановки системы и вход задания номера канала подключены соответственно к десятому, одиннадцатому, двенадцатому и тринадцатому входам блока управления, соответствующие выходы которого подключены к управляющим входам мультиплексора выбора фазы, мультиплексора выбора частоты, мультиплексора задания закона модуляции, мультиплексора выбора первого слагаемого, мультиплексора выбора второго слагаемого, мультиплексора выбора подкоренного выражения,мультиплексора выбора первого сомножителя 45 мультиплексора выбора второго сомножителя, мультиплексора блока памятии мультиплексора выбора операнда,к управляющему входу регистра задания фазы, к первому и второму управляющим входам преобразователя фазы вамплитуду, к управляющему входу регистра задания частоты, к управляющему входу рабочего регистра, к синхронизирующему входу триггера направления развертки, к входам сложения,вычитания и инверсного вычитания;первого алгебраического сумматора,к входам передачи, сдвига вправо исдвига влево регистра сдвига, к синхронизирующему входу триггера управления, к управляющему входу блока извлечения корня, к управляющему входурегистра хранения действующего значения первой гармоники, к управляющему входу регистра хранения действующего значения сигнала, к установочному входу, к суммирующему входук вычитающему входу и управляющемувходу реверсивного счетчика адреса,к вычитающему входу и управляющему входу счетчика циклов, к входузаписи и входу чтения блока памяти,к управляющему входу первого регистра памяти, к управляющему входу второго регистра памяти, к управляющемувходу третьего регистра памяти, квходу умножения и входу деления первого блока умножения - деления, куправляющему входу регистра хранениякоэффициента гармоник, к управляющему входу регистра частоты управления,к управляющему входу регистра первого операнда, к суммирующему входу ивычитающему входу второго алгебраического сумматора, к управляющемувходу регистра второго операнда, квходу умножения и входу деления второго блока умножения - деления.Изобретение относится к автоматическому регулированию и управлению,в частности к системам управленияэкспериментальными установками, предназначено для испытаний различныхконструкций, приборов и машин наэлектродинамическом вибрационном стенде гармонической вибрации не фиксированных частотах и вибрацией перемен10нои частоты,Цель изобретения - расширениефункциональных воэможностей эа счетповьппения точности воспроизведенияиспытательных сигналов в широкихчастотном диапазоне и диапазоне из 15менения скоростей развертки, проведения анализа результатов испытанияпутем вычисления оценок коэффициентанелинейных искажений и действующихзначений управляемого сигнала и егопервой гармоники, автоматизации управления работой вибростенда по заданной программе, обеспечения плавных выхода на режим и сброса управ 25ляющего сигнала,На фиг. 1 представлена структурнаясхема устройства (использованы следущие обозначения: - э. - многопроводная линия для передачи многоразрядных цифровых сигналов (кодов); - фоднопроводная линия для передачи=Ь - многопроводная линия для передачи многоразрядных цифровых сигналов управления; - + - однопроводная 35линия для передачи аналоговых сигналов); на фиг. 2 и 3 - примеры возможных реализаций соответственно первого блока умножения - деления ипервого алгебраического сумматора; 40на фиг. 4 - пример конкретной реализации блока 21 управления (для упрощения его аппаратной реализации этотблок 21 управления выполнен как совокупность двух блоков 21 и 22 микроипрограммного управления, построенных по классической структуре; наФиг, 5 - укрупненная блок-схема алгоритма системы управления вибростендом; на фиг, 6 - блок-схема подпро Ограммы записи эталонных значений упэтравляемой величины Б, на фиг. 7блок-схема подпрограммы формированияначального значения частоты управления Г на фиг. 8 - блок-схема подупрограммы выхода на режим; на Фиг,9блок-схема подпрограммы расчета коэфФициента Кпередачи аттенюатора; на фиг. 10 - блок-схема подпрограммы формирования текушего значения частоты управления Г; на фиг, 11 - блоксхема подпрограммы плавного сброса; на фиг. 12 - блок-схема подпрограммы формирования и анализа испытательного сигнала; на фиг, 13 и 14 - временные диаграммы, реализуемые блоком 21 управления при двухблочной реализации блока 21 управления системы (Фиг. 4); на фиг, 15 и 16 - временные диаграммы, реализуемые блоком 21 блока 21 управления.Система управления вибростендом содержит регистр 1 цифроаналогового преобразователя, выход которого подключен к входу цифроаналогового преобразователя 2, вьгод которого подключен к входу фильтра 3 нижних частот, выход которого подключен к информационному входу аттенюатора 4, второй информационный вход которого подключен к выходу регистра 5 аттенюатора, а выход - к входу усилителя 6 мощности, выход которого подключен к вибростенду 7, выходы которого через вибродатчики 8 подключены к информационным входам коммутатора 9, выход которого подключен к информационному входу масштабирующего усилителя 10, управляющий вход которого является входом задания коэффициента 1/К усиления системы в целом, а выход подключен к информационному входу блока 11 аналоговой памяти, выход которого подключен к информационному входу аналого-цифрового преобразователя 12, триггер 13 направления развертки, мультиплексор 14 задания закона модуляции частоты, первый алгебраический сумматор 15, регистр 16 задания скорости развертки, информационный вход которого является входом задания Ч(Ч ) скорости развертки системы, регистр 17 задания нижней границы диапазона развертки, информационный вход которого ЯвлЯетсЯ входом заданиЯ Гп(1 о 8 Гп) нижней границы диапазона развертки системы, регистр 18 задания верхней границы диапазона развертки, информационный вход которого является входом задания Г(1 о 8 Г) верхней границы диапазона развертки системы, мультиплексор 19 выбора направления развертки, реверсивный счетчик 20 адреса, блок 21 управления, первый вход которого является входом задания за1275396 Ю от лол 2 Уда аю лол 4 У И 43-а в УРФИН =а/в 7 УЛ,УГб,В ууд,35 ЭТ 7 АКТЫ тдрыаХЯ 4 к а+А УИ)ю"М-р Уйм рА,8 ГД,Е,ЖЗ,ИУЗ,УЯ, У 16,Ид ,УЯ 2,УЯ/.",УУбГ 070 В(У 1 Я Йюе Осушес олиевсйнцальн усвано т бст нральн напра ление ра ереки цастаыопреде оп,ео оператр 5 плженпередси алои,ХОРОСорориир ащь совпбеасибуоци сигнал РВ/РН, д про виол спуцае ТВ упп иа 5 лаоаещса д проюй ае сосвониие(упри кпацании папанин ЧслоЬо-грарицеское из 0 оражениеиесаараспараппааоанцн вторичен Юд сигналу Ы У (рориоруевса п)еку Шее знацениеХЯК реапищепка апаарата Ю СИ усл 05 но-Грабицес кое изба:кение иесп а обьеоиненйпалтрилта слфющие операпоруые l йбляйесо усладив выпол,я, е. оыполнлюася дрйашсупв 5 иа 6 цвнаа"Ьп 4 пю 1 п 1 ипигио упраолание перЫа-ршине,ПпаЬцй сорос" дхаЙО следующие оершииынныхреадцзуаесаанв и певиц ивгядюйМда 9 е орею ое реатзаиииадгврцако резульвавы Юдаюг 0 атвршпие неоео мстила, итерапЮуевтпвженааоерацннк-схеие алгвриеиа12153963 И /Я Я./-дя 2 "О-юг,с 0 а аньиреаиуювснпппауащноВОд ю(аT ЯлИ и ТО ЯЯу юд Я 2 Я(М 3 й1275396 ГО ое ениее 1 Форниробоние целы1 велонаОСиенала йнииение УДЫ Уа иад. иеление О,О,К Составитель Г 1. ЛевинаТехред Л.Сердюкова едактор В. Иванов Нароши Коррект О/39ВНИИПИ Госудпо делам113035, Г 1 оскв Заказ 6 дписно Проектная, 4 водственно-полиграфическое предприятие, г. Ужгород И УЯ И У 34 Тираж 836арственного комитета зобретений и открытиЖ, Раушская набз 1275 кона Х (лн/лог) модуляции частоты системы, второй вход является входом "Пуск" запуска системы, третий вход является первым тактовым "Такты 1" входом системы, а четвертый вход - входом "Сброс" задания начальных условий системы, соответствующие входы блока 21 управления подключены к управляющим входам: У 4 регистра 1 цифроаналогового преобразователя, 1 О УЗЗ, У 39 - регистра 5 аттенюатора, Б - коммутатора 9, У 5 - блока 11 аналоговой памяти, У 6 - аналого-цифрового преобразователя 12, У 17 - регистра 16 задания скорости развертки, 15 У 18 - регистра 17 зажания нижней границы диапазона развертки, У 19 - регистра 18 задания верхней границы диапазона развертки, мультиплексора 22 выбора Фазы, регистр 23 задания Фазы,20 преобразователь 24 фазы в амплитуду, мультиплексор 25 выбора частоты, регистр 26 задания частоты, Функциональный преобразователь 27, рабочий регистр 28, мультиплексор 29 выбора 25 первого слагаемого, мультиплексор 30 выбора второго слагаемого, регистр 3 1 сдвига, сумматор 32 по модулю два, триггер 33 управления, три регистра 34-36 памяти, мультиплексор 37 выбораЗО подкоренного выражения, блок 38 извлечения корня, регистр 39 хранения действуащего значения первой гармоники, регистр 40 хранения действующего значения сигнала, мультиплексор 41 выбора первого сомножителя, мульти-. - плексор 42 выбора второго сомножителя, первьй блок 43 умножения - деления, регистр 44 хранения коэффициента гармоник, мультиплексор 45 блока 4 О памяти, блок 46 памяти, регистр 47 частоты управления, мультиплексор 48 выбора операнда, регистр 49 первого операнда, регистр 50 второго операнда, второй алгебраический сумматор 515 второй блок 52 умножения - деления, счетчик 53 циклов, причем первый информационньй вход второго блока 52 умножения - деления подключен к первому информационному входу мультиплек 5 О ,сора 48 выбора операнда, выходу регистра 49 первого операнда и первому информационному входу второго алгебраического сумматора 51, выход которого подключен к второму информационно.55 му входу мультиплексора 48 выбора операнда, выход знакового разряда втовторого алгебраического сумматора 51 396 4подключен к пятому входу ХЗ блока управления, а второй информационный вход - к выходу регистра 50 второго операнда и второму информационному входу второго блока 52 умножения - деделения, выход которого подключен к третьему информационному входу мультиплексора 48 выбора операнда, четвертый информационный вход которого подключен к выходу блока 46 памяти и информационному выходу системы,а пятый информационный вход - к выходу регистра 47 частоты управления,информационный вход которого подключен к информационным входам регистра 5 аттенюатора, первого и второго 49 и 50 операндов и выходу мультиплексора 48 выбора операнда, шестой,седьмой, восьмой и девятый информационные входы которого являются соответственно входом Г (1 о 8 Г) задания начальной частоты, входом 6 Е (Л 1 одй) задания периода дискретности, входом 1( задания коэффициента пропорциональности закона управления и входом 6 К , задания приращения коэффициента передачи аттенюатора системы, десятый информационный вход - к выходу регистра 5 аттенюатора, одиннадцатый вход является входом Ц задания кода максимального значения напряжения на выходе аттенюатора 4 системы, вход 0 задания нулевого кода которой подключен к первому информационному входу мультиплексора 30 выбора второго слагаемого, второй информационный вход которого подключен к информационному входу преобразователя 24 фазы в амплитуду и к выходу регистра 23 задания Фазы, информационный вход которого подключен к выходу мультиплексора 22 выбора фазы, первьй информационный вход которого подключен к выходу регистра 3 1 сдвига, первому информационному входумультиплексора 25 выбора частоты,информационному входу рабочего регистра 28, и трех регистров 34-36 памяти, а второй информационныйвхоД ЯвлЯетсЯ вхоДом С 1 а заДаниЯ начальной фазы системы, вход Г (1 о 8 Ха)задания начальной частоты которой подключен к второму информационному входу мультиплексора 25 выбора частоты, выход которого подключен к ин-, формационному входу регистра 26 задания частоты, выход которого подключен через функциональный преобра 1275396зователь 27 к первому, а непосредственно - к второму информационнымвходам мультиплексора 14 задания закона модуляции частоты, выход которого подключен к первому информационному входу мультиплексора 42 выбора второго сомножителя, выход которого подключен к первому информационному входу первого блока 43 умножения - деления, выход которого подключен к информационному входу регистра44 хранения коэффициента гармоники первым информационным входам мультиплексора 37 выбора подкоренного 15выражения и мультиплексора 29 выборапервого слагаемого, второй вход которого подключен к выходу мультиплексора 14 задания закона модуляции частоты, а третий информационный вход - 20к выходу рабочего регистра 23 и вторым информационным входам мультиплексора 42 выбора второго сомножителяи мультиплексора 37 выбора подкоренного выражения, выход которого подключен к информационному входу блока38 извлечения корня выход которогоподключен к информационным входамрегистра 39 и 40 хранения действующих значений первой гармоники и сиг- ЗОнала и первому информационному входумультиплексора 41 выбора первого сомножителя, выход которого подключенк второму информационному входу первого блока 43 умножения - деления,вторрй информационный вход подключен к выходу рабочего регистра 28,а третий информационный вход - к выходу преобразователя 24 фазы в амплитуду и информационному входу регистра 1 цифроаналогового преобразсвателя, установочный вход которого подключен к входу установки в ноль триггера 33 управления, установочнымвходам трех регистров 34-36 питания, 45входу "Сброс" задания начальных условий системы и установочному входурегистра 16 задания скорости развертки, вход которого подключен к третьему информационному входу мультиплексора 30 выбора второго слагаемого,четвертый информационный вход которого подключен к выходу мультиплексора19 выбора направления развертки,пер,вый и второй информационные входыкоторого подключены соответственно квыходам регистров 17 и 18 заданиянижней и верхней границ диапазона разразвертки, а управляющий вход - к,единичному выходу триггера 13 направления развертки и шестому входуХ 1 блока 21 управления, седьмой входХ 2 которого поцключен к единичномувходу триггера 33 управления, информационный вход которого подключен к выходу сумматора 32 по модулюдва, первый вход которого подключенк инверсному выходу триггера 13 направления развертки, а второй вход -к информационному входу триггера 13направления развертки и выходу знакового разряда первого алгебраического сумматора 15, выход которогоподключен к сдвигателю 31, первыйинформационный вход - к выходу мультиплексора 29 выбора первого слагаемого, а второй информационный вход -к выходу мультиплексора 30 выборавторого слагаемого, пятый информационный вход которого подключен ктретьему информационному входу мультиплексора 37 выбора подкоренноговыражения и выходу первого регистра34 памятй,шестой информационный входк выходу второго регистра 35 памяти,четвертому информационному входумультиплексора 41 выбора первогосомножителя и третьему информационному входу мультиплексора 42 выборавторого сомножителя, четвертый инФормационный вход которого подключенк выходу третьего регистра 36 памяти,пятому информационному входу мультиплексора 41 выбора первого сомножителя и седьмому информационному входу мультилексора 30 выбора второгослагаемого, восьмой информационныйвход которого подключен к выходу регистра 47 частоты управления, а девятый информационный вход - к вторыминформационным входам мультиплексоров 41 и 42 выбора первого и второго сомножителей, шестой и пятыйсоответственно информационные входыкоторых объединены и подключены к выходу аналого-цифрового преобразователя 12, а их седьмой и шестой информационные входы подключены соответственно к выходу регистра 31 сдвига и входу задания кода "100" (сто)системы в целом, вход Нзаданиячисла циклов которой подключен к информационному входу счетчика 53 циклов, выход отрицательного переполнения которого подключен к восьмому71 входу Х 5 блока 21 управления, девятый вхоц Х 4 которого подключен к выходу положительного переполцепия реверсивного с тетчика 20 адреса, информационный вход которого является входом задания М, начального адреса системы, а выход - к первому адресному входу блока 46 памяти, второй адресный вход которого объединен с управляющим входом Л мультиплексора 45 блока памяти, вход которого подключен к инФормационному входу блока 46 памяти, а первый, второй, третий и четвертый инФормационныевходы подключены соответственно ктвходу Бо задания эталонных значений управляемой величины системы, выходу регистра 39 хранения действующего значения первой гармоники, выходу 40 регистра хранения действующего значения сигнала и выходу 44 регистра хранения коэФФициента гармоник, входы РП и ГВ задания направления развертки системы подключены к входам установки в единицу и в ноль; триггера 13 направления развертки, вход "311 эталона" записи эталона, второй тактовый вход "Такты 2",вход цСтоп", остановки системы и вхоц задания номера канала Кац". подключены соответственно к десятому, одиннадцатому, двенадцатому и тринадцатому входам блока 21 управления, соответствующие выходы которогоподключены к управляющим входам: Л - мультиплексора 22 выбора Фазы, В мультиплексора 25 выбора частоты, Г - мультиплексора 14 задания закона модуляции, Д - мультиплексора 29 выбора первого слагаемого, Е - мультиплексора 30 выбора второго слагаемого, Ж - мультиплексора 37 выбора подкорецного выражения, 3 - мультиплексора 41 выбора первого сомножителя, Р 1 - мультиплексора 42 выбора второго сомножителя, Л - мультиплексора 45 блока памяти и Н - мультиплексора 48 выбора операнда, управляющему входу У 1 регистра 23 задания Фазы, первому и второму управляющим входам У 2 и УЗ преобразователя 24 Фазы в амплитуду, управляющему входу У 7 регистра задания частоты, управляющему входу У 8 рабочего регистра 28, синхронизирующему входу У 9 триггера 13 направления разверт-ки, входам У 10 сложения, У 11 вычитания и У 12 инверсного вычитания пер 275396 вого алгебраического сумматора 15,входам У 13 передачи, У 14 сдвигавправо и У 15 сдвига влево регистра31 сдвига, сццхроцизирующему входуУ 16 триггера 33 управления, управля-,ющему входу У 20 блока 38 извлечениякорня, управляющему входу У 21 регистра 39 хранения действующего значения первой гармоники, управляющемувходу У 22 регистра 40 хранения действующего значения сигнала, установочному входу У 23, суммирующему входу У 24, вычитающему входу У 25 и управляющему входу У 26 реверсивногосчетчика 20 адреса, вычитающему входу У 27 и управляющему входу У 28 счетчика 53 циклов, входу У 29 записи ивходу УЗО чтения блока 46 памяти,управляющему входу У 31 первого регистра 34 памяти, управляющему входуУ 32 второго регистра 35 памяти, управляющему входу УЗЗ третьего регистра36 памяти, входу УЗ 4 умножения и 1 О 15 20 входу У 35 деления первого блока 43 25 30 35 умножения - деления, управляющемувходу У 36 регистра 44 хранения коэФфициента гармоник, управляющему входуУ 37 регистра 47 частоты управления,управляющему входу У 40 регистра 49первого операнда, суммирующему входуУ 4 1 и вычцтающему входу У 42 второгоалгебраического сумматора 51, управляющему входу У 43 регистра 50 второго операнда, входу У 44 умножения цвходу У 45 деления второго блока 52умножения - деления. 45 50 55 На Фиг 2 ц 3 обозначено: 54 комбинационный блок умножения, 55 - комбинационный блок деления, 56 и 57 - блоки элементов И, 58 - блок элементов ИЛИ, 59 - регистр, 60 - элемент ИЛИ, 61 - элемент задержки, 62- 65 - блоки элементов И, 66 и 67 блоки элементов ИЛИ, 68 - комбинационный блок сложения, 69 - комбинационный блок вычитания, 70 - элемент ИЛИ, 71 и 72 - блоки элементов И, 73 - блок элементов ШП 1.Второй блок умножения - деления аналогичен первому, но не содержит элемецты 59 - 61, т,е. выход блока 58 является выходом второго блока умножения в ,целения, Второй блок алгебраического сложения тоже аналогичен первому, но здесь не использован третий управляющий вход, который соответствует У 12 (можно полагать для= К + - Ч1Пдд Л 5 О простоты, что этот сигнал всегда равен .нулю).Функциями системы управления вибростендом являются: формирование испытательного сигнала; анализ выходного сигнала; управление процессом испытаний по заданной программе.При этом реализуется следующее аналитическое выражение: Ц(е) = П эп Е,где П(Т) - мгновенное значение сигнала на входе вибростенда;П(С) - текущая амплитуда колебаний (закон амплитудной момодуляции);д(с) - текущая фаза колебаний,д(д)=2 д дд +Ч,;Е(1) - текущая частота колебаний 20(закон частотной модуляции).Причем в формировании цифрового аналога у величины у=зп(у(1 здесь заключается формирование испытательного сигнала иУ = З 1.П ( - ; ; + а)ддод адй Йгде у - и-й дискретный отсчет функ- ЗОФции у;Я - количество значений ар: умената на периоде;Г - частота дискретизации функЭции Г;35Г - дискретные отсчеты функции Е(С) или значениев конце т.-го шага интегрирования;Иоа - начальная фаза, ао Юо 2-40о и Для упрощения реализации вычисления аргумента для каждого и+1-го дискретного отсчета а в системе реализована итерационная процедура а= =(а + в "Н ). Прй реализации линейдного закона частотной модуляции в системе реализуется выражение при реализации логарифмического эакона -й = ап 1 од (1 оК +у),ОФЭ где П - основание логарифма (обычно 0 = 2 или Р = 10); Ч - скорость изменения значений Г(С);Ч - скорость изменения значений логарифма Г(С).Анализ выходного сигнала проводится с целью вычисления оценок действующего значения первой гармоники, действующего значения сигнала, коэффициента гармоник и др которые используются либо непосредственно (документируются) либо для реализации управления.При выполнении функции управления осуществляется отработка заданного закона изменения уровня выходного сигнала. Это обеспечивается в результате реализации одного из известных (может быть выбран в значительной ,степени произвольно в зависимости от параметров объекта управления) законов управления коэффициентом передачи аттенюгтора, например, видаэт+д ддатт, = Отт +1+дмоксд где К , - коэффициент передачи аттеоттнюатора;К - коэффициент пропорциональности;11, - эталонное значение управа;ляемой величины (действующего значения сигнала)в -й момент дискретизации управляющего сигнала;П . - экспериментальное значениед;управляемой величины в(возможное) значение Пу.Большинство функций системойреализуется на одних и тех же средствах в режиме разделения времени.функционирование системы происходит следующим образом.По сигналу "Сброс", поступающему на вход установки в ноль триггера 33 и на установочные входы регистров16 д Зч, 35 и 36, триггер 33 устанавливается в ноль, и в указанные регистры записывается нулевой код. На управляющий вход А мультиплексора 22 подается код А (2), обеспечивающий передачу с второго входа мультиплексора. 22 кода начальной фазы с входа задания начальной фазы на информационный вход регистра 23. По сигналу, поступившему на управляющий вход У 1 регистра 23, в послед 12753 ний записывается код а . Следовательно, под действием сигналов А (2) и У 1 в регистр 23 записывается код а ). Сказанное отражает запись(А(2), У 1) 1 г 23: = аНа управляющий вход В мультиплексора 25 подается код В (2), обеспечивающий с второго входа мультиплексора 25 передачу кода начальной частоты Г , если закон частотной моду- ляции линейный - лин., или значение ее логарифма 1 оц 1 (для простоты основание логарифма опущено), если закон частотной модуляции логарифмический - лог., с входа задания начальной частоты на информационный вход регистра 26. По сигналу, поступившему на управляющий вход У 7 регистра 26, в последний записывается код Х или 1 оцГ 2 Н 6 Ео а о, Гон =Г +Ы,гдеМ=О,1,2 о "; ьй -6код приращения частоты. Задается с 25 входа задания периода дискретности (период дискретности или период квантования управляющего сигнала по1времени Т = - ) системы, т. е,А ьГ30В(2),У 7) Р 26:=Го - лин.,Р 26:=1 ой - лог.оПо сигналу, поступающему на управляющий вход У 17 регистра 16, в последний записывается код скоростиразвертки 7 или ЧЕ с входа заданияскорости развертки. В исходном состоянии Р= 0 (по сигналу "Сброс" )для обеспечения плавного выхода на40режим, т.е.У 17) Р 16:= Ч - лин.,Р 16:= Ч - лог.гЕ(Сигнал У 17 возникает в начале реализации программы испытаний).45По сигналу У 18 в регистр 17 записывается код 1), или 1 орГ), нижнейграницы диапазона развертки частотыс входа задания нижней границы развертки, т,е,50У 18) Р 17: =й- лин.,Р,. 17:=1 о 8 ф - лог.По сигналу У 19 в .регистр 18 записывается код Е или 1 одй верхней границы диапазона развертки, т.е.У 19) Р 18: =Г - лин.,Р, 18: =1 од 1 - лог.96 12Состояние триггера 13 определяет направление развертки частоты. Поэтому, если необходимо обеспечить начальное изменение частоты в стороны уменьшения, необходимо на вход РН- развертки вниз установки единицы триггера 13 подать соответствующий сигнал. Если же начальное изменениечастоты должно проходить в сторону увеличения, то такой сигнал необходимо подать на вход РВ-развертки вверх установки в ноль триггера 13, т.е.РН) Т 13:=1РВ) Т 13:=О. На управляющий вход Б коммутатора 9 под воздействием сигнала "Канал" с блока 21 управления подается код, например Б(1), обеспечивающий подключение выхода требуемого, например первого, датчика из группы датчиков 8 к информационному входу усилителя 10 (порядок подключения канала (датчиков) может быть произвольный).Подачей кода Л(1) на управляющий вход мультиплексора 45 обеспечивается+Тпередача кодов О с входа заданияоэталонных значений управляемой величины на информационный вход блока 46 памяти. Одновременно код Л(1), поступая на первый адресный вход блока 46 памяти, выбирает нужную "страницу" памяти, предназначенную для записи требуемой информации. В исходном состоянии выбирается страница для запи 9 Тси массива П ., По сигналу, поступившему на установочный вход У 23 счетчика 20, последний устанавливается в ноль. С каждым сигналом, поступившим на суммирующий вход У 24 счетчика 20, содержимое его увеличивается на единицу. Одновременно на вход У 29 записи блока 46 поступают сигналы, обеспечивающие запись по адресам,равным сумме Л(1) + С 20, в память последовательности кодов с информационного входа блока 46 памяти, т.е.У 23) Сл 20=0 Л(1) У 29) БП 46 Л(1)+С 20 а =08 У 24) С 20:=С, 20 +1,Таким образом, после подачи на входы У 24 и У 29 серии сигналов (количество которых определено разрядностью счетй - йчика. 20, раввав 1 од (- в -"- М )Макс ЭРдля удобства выбрано М,о= 2 , р,В данном случае У 38) Рг 50 25 Линейный зак огарифмическийкон 40 Рг 23:=а Р 26:=Е Ег 26.=1081 Е 16:=0 г Рг 17 нЕг Р 34:=0гРг 35:=0Е 36:=0гР 1:=0 50 Т 13:=0 или Т 13:=1 Р 5:=0Р, 47:=Е +ай Р,47:=1 о 8 й +ь 1 о 8 Г 13 12753 целое положительное число) в блоке 46 памяти оказывается записаннымэг нужное количество значений Ба , которые определяют требуемую программу (профиль) испытаний. Затем по сигналу У 26 в счетчик 20 записынается код М адреса начального счетчика управляемой функции, .оответстнующей величине Г. или 1 о 8 ф и определяемойоа Н 1 О из условия Н =" , т.е, У 26)ьГС 20:-И,.По сигналу "Сброс", поступающему также на четвертый вход блока 21 уп" равления, на соответствующем выходе 15 У 38 последнего поянляется сигнал, который, поступая на установочный вход У 38 регистра 5, устанавливает указанный регистр в ноль, т.е. При этом коэффициент Кпередачи аттенюатора 4 оказывается равным нулю,По сигналу, поступающему из блока 21 управления на вход У 28 счетчика 53 циклов, в последний записывается код Н, где Я - код числа циклов качания частоты по частотному диапазону, с входа задания числа циклов системы, т,е.У 28) С 4 53:=Я. По сигналу Н(6), поступающему с блока 21 управления на управляющий вход. мультиплексора 48, на выходе последнего появляется код Г или 1 о 8 Й с входа задания начальной часатоты, Сигнал У 20 обеспечинает запись в регистр 49 кода Е или 1 о 8 К ,т.е. Н(6), У 40) Р 49;=Г - лин.,Р 49:=1 о 8 Г - лог,гоПо сигналу Н(7) код 61 или Ь 10 ЯГ 45проходит с седьмого входа мультиплексора 48 на его выход и затем по сигналу У 43 записывается н регистр 50,т.е. Н(7), У 43) Рг 50;=дй - лин.,Р 50:=Ь 1 о 82 в л.Если Т 13 установлен в ноль сигналом "РВ", т,е. Х 1=0, то по сигналу У 41 выполняется операция сложения н 55 алгебраическом сумматоре 51 над кодами, хранящимися в регистрах 49 и 50 (н данном случае Й + бй или 1 орй +,96 14+ 41 о 8 Г). Сигнал Н(2) обеспечиваетпрохождение кода полученной суммы ссумматора 51 на выход мультиплексора48. По сигналу У 37 код суммы Г +ьйили 1 о 8 Г + ь 1 о 8 Г записывается в регистр 47, т,е. У 41, Н(2), У 37) Р 47:=-Р 49 +-Р 50, если Х 1=1. Рг 47:= о + ьй - лин.,Р 47: 1 о 8 Г, + ь 1 о 8 Е - лог. На этом",заканчивается устанонкасистемы в исходное состояние, котороеотражено в таблице. Работа системы начинается по сигналу "Пуск" с реализации этапа "выхода на режим". При этом система обеспечивает плавное увеливение действующего значения управляющего (испытательного) сигнала на фиксированной частоте до тех пор, пока действующее значение сигнала на входе усилителя 10 не достигнет (с определенной точностью)эгзначения ЕЕо. Это обеспечивается плавным (последовательно шаг за шагом) увеличением коэффициента передачи аттенюатора 4 в процессе формирования гармонического сигнала фиксированной частоты Й(1 орт 1 цаяица т.т)ацИЧССКОГО С 1 Г"11111 е 005 щестцлс.1 с сзеЕ тто(и Обп(1 зом.Па с:и налу поступающему ця цер- е 37 Й 5 црд 1355(1(П 1.".Д .5 . е р(абра 3 013 "т(7ЬЕЛЦЧИЦа ОпаРНОГО НЯПРЯжаИЯ,711 простоты далее будем полагать о 71.т . Ф 1 льтр 3 абеспеч:вдет плавное ндрдс) - тдцие няпряжеци ня. И(Ор)я(анно нходе а.ттеноатаря -. На гнходе ятепоаторя формируется напряжение е(07). К3 3 Ц Я т . ИСХОтТт ОМ СОСТ 051 ЦЦ( ,5 0)1 Ообеспечец;я цллццого выхода ца реж.3 системь после с-, вкзночения (о) =О, так как в регистре 5 записдц пулсво 1 код, Далее блок 2 управления в(7 трабатывает поседо 3 Я ельност 7 сти наав Г(1) или Г(2) и,1(2) обеспечиваг прохождение Еерсз мультиплексоры , и 29 кода цроцор 1,напального ет(б)в исходном состоянии С(3)=г, на царв(тй ИЕформаиоцц 7(й зхад сумматора 5.11(е его второ 1 ифа 1(децап 37 й. тзхсд ЗТО Врем 1 цад тЕСТ 3 ИЕт СИГяЛЯ;: (2) через 1 ультицлексо 30 пас гттпдет ка-, тек 57 цее фазь (в ЕЕнный момент до) . Пад возтдсСтв(ем сигнала У 10 с 5 ммсгор 1) выеалцяет оперддпо сложецц няд садежм 71 егистрт). 23 и:ибо сад(трхеым регистра 26. либо кадом с 1371)(оДа преобразователя 27, кооры соат-. ВЕтетЗУЕт СОДЕРжпмаМУ РЕГЦСТРД 1 тт 71Гтт 17 г( т(11 Р е та 15 а та 5 311111.Г т )ТО СО т,т ц 71,111 тавр 11 ЕС ; - 1( С3 яь(,-Гтс црстс)ар:зс),3 тезя 21: 53 - .(дНЕ5(030 рЕГИСтра 2);1 ранца .) Тц с О, , 517 7111( т С . бСЗ ИЗ,(.ПЕцц ца 1;тсзи( гс.: си"цязя У 13 црсхс)- 7 тп г ч(-те" 17(. ГсГр 3сДБтГЯ и ИО сиГИЯ ь,т 73,1 5з,ЕИ(.ваетс 5 н реИ(.грП10=71 23+1. 2(.1Г 7, 1), Д (2)К ( 2) У07, У3, 5 Е () У) Г 2 4: =Г7=17 3+ГтП 27 (Р, 26, - . лог,. 01300 .3 я 1 е(10 када азы сООт 3 ет С.3(ОЕ(З ТЕЦСРЬ ЗНаЧЕНИЮ Д, = с(/( . +- о,117150 17 1:с;70;цл (Оста:ш 1.1 1 1:= 0 и 1(ОДс 1:.срсенс. вляет ца нетичину а,13сь це и 1. 0 тренд ц 0 е 155 рс ОЕра311 т 1 ятттт 1(Од; 1;вт,-ря(ения1 зы (буде 1па( (ц Отр е.пи (1 = 0 и 11 -0 , ОдЦОНРЕМЕЦНО С 1(ТОР 5(Ранапитем ГЕРОНвчас(Ого сцгця,я в системе осущестезля,. с Я.Е 1:цз дс(с: вуо;5 ега зпсечеци 51СИГЕзла ц;)7.;с;Тес тс:Ите:5 10.а си ц;3,11,м У" и У) н зыхад(3 б преабпазовяте 15: . 2 (орцр 57 е С 51 код 40тпт;01Еппаа 7(11 дт(СЗНЦ 5 ттт 11)а 135 ЕЕ;сга с"и;Елд. Отат кад по сиГндлд)13б) 1 П(птахадцт через м 5 Л 1 тте- т 7п 101(с.Ор 17 ч 1 и: 2 цс Обя иц(Ормдццсицех ь)(одд умцажитсля т(3. Пс) сцгцдТ 7ЛУ УД-; па е)ттхоДС УмцажцтезЯ 7 о 5113 15 етсЯ 1(а/1 цр (1 Яе т 1 ци)т. О ф 11т (3