Устройство для кодирования звуковых сигналов с инерционным компандированием

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Н 9) ЯО (11) А би 4 Н 04 В 1/64 ОПИСАНИЕ ИЗОБРЕТЕНИЯ А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ авиационМатве ев Н сигнаанием, -ием 63,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Ленинградский институтного приборостроения(56) Ванде-Кирков В,В. МатвеУстинова Л.Б, Кодекс звуковылов с инерционным компандироТехника радиовещательного пракустики, 1984, вып.1, с,54(54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ ЗВУКОВЫХ СИГНАЛОВ С ИНЕРЦИОННЫМ КОМПАНДИРОВАНИЕМ(57) Изобретение м.б, использованов цифровых звуковых трактах телерадиовещания, в системах дискретнойобработки звуковых сигналов. Цельизобретения - повышение качества передачи путем уменьшения нелинейныхискажений, связанных с ограничениемсигнала. Устр-во содержит на передающей стороне источник 1 сигнала, усилитель 2, блок 3 дискретизации и хра13562второй блок 19 формирования СП, второй блок 21 анализа кода шкалы и второй блок 22 формирования СКП, на соответствующих входах которых присутствуют в момент возникновения перегрузки точно такие же сигналы.В исходное состояние система защиты устройства от перегрузки возвращается следующим образом. 10При уменьшении уровня входногосигнала код шкалы на выходе блока 9формирования кода инерционной шкалыобязательно уменьшается на единицу,т,е, изменяется с "11" на "10", по- )ьэтому на выходе первого блока 13 анализа кода шкалы устанавливается уровень логического нуля, который поступает на третий вход первого блока 11Формирования СЛ и блокирует его и 2 Она первый вход первого блока 14 формирования СКП. В последнем по отрицательному фронту ждущий мультивибратор вырабатывает положительный импульс длительностью 1 мкс, который 25поступает на третий вход управляемого аттенюатора 12 (вычитающий входреверсивного счетчика 37). Содержимоереверсивного счетчика (код) уменьшается на единицу и поступает на управ- ЗОляющие входы аналогового мультиплексора 40, который уменьшает затуханиеотсчета ЗС, подключаемого к входублока 4 масштабного усиления и блоку5 коммутации, на 6 дВ,В процессе работы устройства навыходах реверсивного счетчика 37 управляемого аттенюатора 12 могут возникнуть следующие кодовые комбинации;"00" и "11" являются граничными. Однако импульсы сигнала перегрузки навыходе первого блока 10 проверки разрядов на равнозначность и на выходепервого блока 13 анализа кода шкалы 45могут возникнуть и после установкипоследней разрешенной кодовой комбинации "11", При этом реверсивныйсчетчик 37 с комбинации "11" сразупереходит на комбинацию "00", Чтобыэтого не происходило, в управляемоматтенюаторе 12 установлен узел 38ограничения счета импульсов, которыйв этом случае блокирует прохождениесчетных импульсов через пер:вый блок11 формирования СП по его четвертомувходу (суммирующий вход реверсивногосчетчика 37), Аналогично блокируетсяпрохождение импульсов с выхода перво 33 18го блока 14 формирования СКП на вычитающий вход реверсивного счетчика 37при появлении на его выходе кодовойкомбинации "ОО". В то же время увеличение уровня сигнала, связанное спереходом из комбинации "ОО" в "11",и снижение сигнала, связанное с переходом из комбинации "11" в "00", может происхоцить сколь угодно часто.На этом обработка сигнала на передающей стороне устройства для кодирования ЗС с инерционным компандированием заканчивается, Рассмотрим работуприемной стороны.,Как отмечалось выше, в момент по -дачи питающих напряжений конденсатор(см,фиг.7) в блоке 26 начальной установки не может мгновенно зарядитьсядо напряжения единицы, что обеспечивает установку реверсивного счетчика83 управляемого второго зкспандера20 в нулевое состояние. При поступлении на вход внешней синхронизациивходного регистра 15 кода импульсногосигнала с частотой 48 кГц по его положительному фронту мультивибратор вырабатывает положительные импульсыдлительностью 1 мкс, которые поступают на второй вход второго блока 19формирования СП и на вход блока 23 зазадержки и формирования импульсастробирования. Кроме того, импульсыс выхода мультивибратора регистра 15кода поступают на синхровходы собственно регистра, в который по ним записывается 14-разрядный код величиныотсчетов ЗС, поступающий с первыхвходов входного регистра 15 кода, которые являются информационными входами декодера; С выхода регистра 15кода 12-разрядный код мантиссы поступает на ЦАП 16, где преобразуется впропорциональное величине кода напряжение отсчета а два разряда порядкапоступают на управляющие входы первого экспандера 17, Код порядка черезформирователь 82 сигнала управленияпо уровню поступает на аналоговыймультиплексор 81, который в зависи -мости от величины кода устанавливаеткоэффициент передачи, необходимыйдля восстановления исходного напряжения отсчета. Аналоговый дискретныйсигнал с выхода первого экспандера17 далее через управляемый второйэкспандер 20, коэффициент передачикоторого в исходном состоянии минимальный, поступает на второй вход19 13562 блока 24 стробирования, на первый вход которого с выхода блока 23 задержки поступают положительные импульсы. Мультивибратор блока 23 за 5 держки вырабатывает положительный импульс длительностью 10 мкс (относительно заднего фронта импульса дискретизации), а мультивибратор 89 блока 23 стробированием относительно его заднего фронта вырабатывает два противофазных импульса стробирования длительностью 2-3 мкс, которые и управляют работой ключа блока 24 стробирования. Таким образом, блок 24 15 стробирования формирует тот же по величине отсчет сигнала, но по той части отсчета, которая свободна от импульсных помех и наводок, связанных с работой ЦАП 16, первого экспан дера 17 и управляемого второго экспандера 20. Очищенный сигнал с выхода блока 24 стробирования поступаетна второй усилитель 25, где фильтруется от продуктов дискретизации 25 фильтром 90 и нормируется по амплитуде.Как отмечалось выше, для правильной работы декодера в момент возникновения перегрузки кодера на приемную ЗО сторону не нужно передавать дополнительной информации, таккак здесь, установлены блоки, аналогичные блокам 10,11,13 и 14, - блоки 18,19,21 и 22. Действительно, если на входы второго блока 18 проверки разрядов на равнозначность поступит комбинация из 12- ти нулей или из 12-ти единиц, а на входы второго блока 21 анализа кода шкалы код "11" (а они будут присут ствовать в момент начала перегрузки, так как передаются на приемную сторону), то на выходе указанных блоков будут уровни логических единиц. Эти сигналы поступают на первый вход и на третий вход второго блока 19 формирования СП, на второй вход которого поступает положительный импульс дискретизации с третьего выхода входного регистра 15 кода, а на четвертом 5 О входе в начальный момент установлен уровень логической единицы. На выходе второго блока 19 формирования СП возникает положительный импульс, который поступает на первый вход управ ляемого аттенюатора " на суммирующий вход реверсивного счетчика 83, увеличивая код на выходе последнего на единицу. При этом код с выхода ревер 33 20сивного счетчика 83 поступает на управляющие входы аналогового мультиплексора 86, переключая его сигнальные входы таким образом, что аналоговый сигнал на третьем выходе управляющего второго экспандера 20 увеличивается вдвое (на 6 дБ). Если уро - вень сигнала на выходе источника 1 сигнала (см.фиг. 1) продолжает расти, то устройство отрабатывает его аналогично.В исходное состояние система защиты кодека от перегрузки на приемнойстороне возвращается аналогично тому, как было описано для передающей стороны. Действительно, при уменьшении кода порядка на втором выходе входного регистра 15 кода на выходе второго блока 21 анализа кода шкалы поя - вится уровень логического нуля, который блокирует по третьему входу второй блок 19 формирования СП, и одновременно по отрицательному фронту на первом входе второй блок 22 формирования СКП вырабатывает на своем выходе положительный импульс, который поступает на третий вход управляемого второго экспандера 20 (на вычитающий вхоц реверсивного счетчика 83). Код в реверсивном счетчике уменьшится на единицу и поступит на управляющие входы аналогового мультиплексора, переключая его сигнальные входы таким образом, что аналоговый сигнал на третьем входе управляемого второго экспандера уменьшится на 6 дБ.Назначение и работа узла 84 ограничения счета импульсов аналогично устройству 38 ограничения счета импульсов в управляемом аттенюаторе 12.Формула и з обретенияУстройство для кодирования звуко- вых сигналов с инерционным компандированием, содержащее на передающей стороне последовательно соединенные источник сигнала, первый усилитель и блок дискретизации и хранения, к второму входу которого подключен первый выход блока управления, последовательно соединенные блок масштабного усиления, блок коммутации, аналого-цифровой преобразователь, и формирователь кода, второй выход блока управления подключен к первому входу блока формирования кода инер 21 135 б 23310 7 И ционной шкалы, к вторым входам которого подключены первые выхоцы аналого-цифрового преобразователя, первыевыходы блока формирования кода инерционной шкалы - к первым входам блока масштабного усиления и к вторымвходам формирователя кода, к третьему входу которого подключены третийвыход блока управления, четвертыйи пятый выходы которого подключенысоответственно к вторым входам блокакоммутации и аналого-цифрового пре.образователя, при этом первый входблока управления является входомвнешней синхронизации передающей части устройства Лля кодирования звуковых сигналов с инерционным компандированием, а выходы формирователя кода являются информационными выходамипередающей части устройства для кодирования звуковых сигналов с инерционным компандированием, на приемной стороне - последовательно соединенные входной регистр кода, первые входы которого являются информационными входами, а второй входвходом внешней синхронизации приемной части устройства для кодированиязвуковых сигналов с инерционным компандированием, цифроаналоговый преобразователь и первый экспандер, куправляющим входам которого подключены вторые выходы входного регистракода, а также второй усилитель, выход которого является аналоговым выходом устройства для кодированиязвуковых сигналов с инерционным компандированием, о т л и ч а ю щ е ес я тем, что, с целью повышения качества передачи путем уменьшения нов.пинейных искажений, связанных с ограничением сигнала, на передающейстороне введены последовательно соединенные первый блок проверки разряцов на равнозначность, к входам которого подключены выходы формирователя кода, первый блок формированиясигнала перегрузки, к второму входукоторого подключены первый выход блока дискретизации и хранения, и управляемый аттенюатор, к второму вхоцу которого подключен второй выходблока дискретизации и хранения, ктретьему входу которого подключеншестой выход блока управления, квторому входу и седьмому, восьмомуи девятому выходам которого подключены соответственно второй выход, третий, четвертый и пятьй входы блокаФормирования кола инерционной шкалы,к шестому входу которого подключенвторой выход аналого в цифрово преобразователя, к третьему входу которого подключен десятый выход блока управления, к третьему и четвертому входам которого подключены третий и четвертый выходы аналого-цифрового преобразователя, и последовательно соединенные первый блок анализа кола шкалы, к входам которого подключеныпервые входы блока масштабного усиления, и первый блок Формированиясигнала конца перегрузки, первый входкоторого подключен к третьему входупервого блока формирования сигналаперегрузки, а второй вход и выходподключен к первому выходу и третьему входу управляемого аттенюатора,второй выход которого подключен кчетвертому входу первого блока формирования сигнала перегрузки, приэтом третий выход управляемого аттенюатора подключен соответственнок второму входу блока масштабногоусиления и третьему входу блока коммутации, а к четвертому входу - третий выход блока Формирования кодаинерционной шкалы, на приемной стороне последовательно соединенные второйблок проверки разрядов на равнозначность, к входам которого подключеныпервые выходы входного регистра кода,второй блок формирования сигнала перегрузки, к второму входу которогоподключен третий выход входного регистра кода и управляемый второйэкспандер, к второму входу которогоподключен выход первого экспандера,последовательно соедчненные второйблок анализа кода шкалы, к управляю -щим входам которого подключены вторые выходы входного регистра кода,и второй блок Формирования сигнала конца перегрузки, к первому входукоторого подключен третий вход второго блока Формирования сигнала перегрузки, к четвертому входу которого подключен первый выход управляемого второго экспандера, второй вы-ход и третий вход которого подключены соответственно к второму входуи выходу второго блока формированиясигнала конца перегрузки, а такжеблок начальной установки, выход ко-ф торого подключен к четвертому входууправляемого второго экспандера, 23 1356233 24и последовательно соединенные блок входу которого подключен третий вызадержки, к входу которого подключен ход управляемого второго экспандера,третий выход входного регистра кода, а к вь 1 ходу - вход второго усни блок стробирования, к второму лителя,5135 б 233 К йьцйан рсриорп 3 отеПю ксба КЮ шкалы К УыкаФу 3 юо1356 нения, блок 4 масштабного усиления, блок 5 коммутации, ЛЦП 6, Аормирователь 7 кода, блок 8 управления, блок 9 формирования кода инерционной шкалы, блок 10 проверки разрядов на равнозначность, блок 11 формирования сигнала (ФС) перегрузки, управляемый аттенюатор 12, блок 13 анализа кода шкалы, блок 14 ФС конца перегрузки,233на приемнОЙ стороне - ах(лн(Й реИср 15 кода, 1 Ю 1 16,сандеры 17 и 20, блок 18 проверки разрядов на равнозначность, блок 19 ФС перегрузки, блок 2 анализа кода шкалы, блок 22 ФС конца перегрузки, блок 23 задержки, блок 24 стробирования, усилитель 25, блок 26 начальной установки.2 табл., 10 ил.Изобретение относится к технике передачи информации и может быть использовано в цифровых звуковых трактах телерадиовещания, в системах дискретной обработки звуковых сигналов.Цель изобретения - повышение качества передачи путем уменьшения нелинейных искажений, связанных с ограничением сигнала, 10На фиг.1 изображена структурная схема устройства; на фиг.2 - схема аналоговой части устройства; на фиг,3 - схема аналого-циАрового преобразователя (ЛЦП) и Формирователя кода; на Фиг.4 - схема блока управления; на фиг,5 - схема блока Аормирования кода инерционной шкалы; на Фиг.6 - схема блока проверки разрядов на равнозначность, блока анализа кода 2 шкалы, блока формирования сигналов конца перегрузки и блока формирования сигнала перегрузки; на Фиг,7 - схема входного регистра кода, цифроаналогового преобразователя, первого экспандера и управляемого второго экспандера, на фиг.8 - принципиальная электрическая схема блока задержки, блока стробирования и второго усилителя, на фиг.9 - характеристика квантования отсчетов звукового сигнала, на Фиг,10- временные диаграммы импульсов, вырабатываемых в блоке управления.Устройство для кодирования звуковых сигналов с инерционным компандиДб рованием (фиг,1) содержит на передающей стороне источник 1 сигнала, первый усилитель 2, блок 3 дискретизации и хранения, блок 4 масштабного усиления, блок 5 коммутации, аналогоциАровой преобразователь (ЛЦП) 6,Формирователь 7 кода, блок 8 управления, блок 9 Аормирования кода инерционной шкаль (ИШ), первый блок 10 проверки разрядов на равнозначность первый блок 11 формирования сигнала перегрузки (СП), управляемый аттенюатор 12, первый блок 13 анализа кода шкалы и первый блок 14 формирования сигнала конца перегрузки (СКП). На приемной стороне устройство для кодирования звуковых сигналов с инерционным компандированием содержит входной регистр 15 кода, цифроаналоговый преобразователь (ЦЛП) 16, первый экспандер 17, второй блок 18 проверки разрядов на равнозначность, второй блок 19 Формирования СП управляемый второй экспандер 20, второй блок 21 анализа кода шкалы второй блок 22 формирования СКП, блок 23 задержки, блок 24 стробирования, второй усилитель 25 и блок 26 начальной установки.Источником сигнала может служить микроАонный усилитель, магнитофон, электропроигрывающие устройство и прочее, Первый усилитель 2 содержит усилительный каскад 27 (Фиг.2) и пассивный трехзвенный 1,С-Аильтр 28 Кауэра -го порядка, Усилительный каскад 27 предназначен для согласования динамического диапазона звукового сигнала (ЗС) источника сигнала 1 с диапазоном квантования устройства, а Фильтр 28 - для подавления высокочастотных составляющих ЭС, лежащих выше половины частоты дискретизации. Блок 3 дискретизации и хранения содержит два буферных каскада 29 и 30, триггер- Формирователь 31 (РЯ-триггер) импуль1356 .33 Ц ЯК ШЕ"1 Ш Составитель Л, ТимошинаТехред Л.Сердюкова актор М, Циткин ектор а Подписное Тир рственного обретений Ж, Ра13562са дискретизации, формирователь 32импульса управления ключом 33 на дифференциальном каскаде 34,35 и запоминающий конденсаторе 36,5Входной буферный каскад 29 работает в режиме повторителя напряжения,Высокое входное сопротивление выходного буферного каскада 30 предотвращает разряд запоминающего конденсатора 36 в период времени хранения отсчета ЗС. Стабилитроны в базовых цепях дифференциального каскада 34, 35служат для согласования уровней ТТЛс диапазоном работы ключа 33. Управляемый аттенюатор 12 содержит реверсинный счетчик 37, в котором используются два младших разряда, узел 38ограничения счета импульсов, формирователь 39 уровней сигнала управления, 20аналоговый мультиплексор 40 и резистивную матрицу 41, выводы которойсоединены таким образом, что образуется делитель напряжения 1-2-4-8.Блок 4 масштабного усиления собран 25на операционном усилителе 42 с резистивной матрицей 43 и аналоговым мультиплексором 44 в цепи обратной связи,а также на формирователе 45 уровнейсигнала управления. Резисторы матрицы 3043 соединены таким образом, что коэффициент усиления блока 4 масштабногоусиления равен 1, или 2, или 4, или 8.АЦП 6 (фиг,З) выполнен по известной схеме последовательного приближения и содержит узел 46 смещения уровня на операционном усилителе, рабо-,тающем в режиме суммирования напряжения отсчетов сигнала с половинойопорного напряжения, преобразователь 4 О47 код-ток, регистр 48 последовательньгх приближений и компаратор 49. Особенностью данной схемы является включение компаратора 49 в режиме сравнения токов, Диоды на его входе защища Бют компаратор 49 от перегрузки.Формирователь 7 кода содержит регистр 50 из четырнадцати Д-триггеров.Блок 8 управления содержит: задающий генератор 51 импульсов, выполнен- БОный по схеме мультивибратора, первыйформирователь 52 импульсов, выполненный в виде ждущего мультивибраторас времязадающими элементами, генератор 53 тактовых импульсов и второйформирователь 54, Формирователь 55импульса управления блоком 5 коммутации и триггер 56 завершения первогоцикла представляют собой К-триггеры, 33формирователь 57. Формирователь 58 импульсов синхронизации содержит ждущий мультивибратор с времязадающими элементами и линию 59 задержки с отводами через 0,1 мкс и два формирователя на элементах 60 и 61; формирователь 62 импульсов конца первого цикла и формирователь 63 импульсов конца преобразования выполнены аналогично первому формирователю 52 импульсов, формирователь 64 импульса обнуления памяти выполнен на элементе ЗИ-НЕ. Кроме этого, блок 8 управления содержит переключатель, обеспечивающий работу устройства для кодирования звуковых сигналов с инерционным компандированием от внешней синхронизации (первый вход блока 8 управления).Блок 9 формирования кода ИЩ (Фиг.5) включает в свой состав дешифратор 65 кода мгновенной шкалы (ИШ).Данное включение логических элементов реализует следующую таблицу истинности. Таблица 1 тКод сигнала (вторые входы Код МШблока 9) 1 р 2 р Зр 4 р 1 р 2 р 1 1 0Ф11 1 1 1 1 Кроме этого, блок 9 формирования кода ИШ содержит: цифровой компараторТаблица 2 ИКМ слова (входы блока 10) Код мантиссы Выходблока 10 Х Х Х Х Х Х 6 Хт Хв Х 9 Хю и 2 0 0 О 0 0 0 0 0 0 0 0 0 0 0 0 0 О 0 0 0 0 О О 1 0 0 О 0 0 0 0 0 0 0 1 0 1 1 0 1 0 О 0 0 0 1 1 1 1 1 1 1 0 0 О 0 0 1 1 1 1 1 513562 66, выполненный на сумматоре 67 и элементах 68,69 и 70, блок 71 памяти признака, выполненный на Р-триггере 72 и элементе 73, формирователь 745 импульса смены знака, выполненный на 1)-триггере 75 и двух мультивибраторах с нремязадающими элементами, также регистр 76 кода ИШ, блок 77 уменьшения кода, выполненный на сумматоре, коммутатор 78, узел 79 начальной установки, содержащий резистор, подклюПервый блок 13 анализа кода шкалы представляет собой элемент совпадения по "единицам". Первый блок 11 формирования СП выполнен на элементе совпадения и инверторе.Первый блок 14 формирования СКП содержит ждущий мультивибратор с нремязадающими элементами. 50Схема нходного регистра 15 кода, ЦАП 16, первого экспандера 17, управляемого второго экспандера 20 и блока 26 начальной установки приведены на фиг.7, Входной регистр 15 содержит собственно регистр и регенератор импульсов частоты дискретизации - мультивибратор с нремязадающими элементами, ЦАП 16 содер;.ит преобразователь 336чецный к источнику напряжения, н конденсатор,Схема первого блока 1 О проверки разрядов на равнозначность, первого блока 13 анализа кода шкалы, первого блока 11 формирования СП и перврго блока 14 формирования СКП представлена нафиг . 6.Первый блока 10 проверки разрядов на разнозначностьпредставляет собой комбинационную логическуюсхему,реализующую следующую таблицу истинности. код-ток и сумматор токов, выполненный на операционном усилителе.Первый экспандер 17 содержит резистивную матрицу 80, аналоговый мультиплексор 81 и формирователь 82 сигнала управления по уровню.Блок 26 начальнсй установки содержит конденсатор и резистор и выполнен аналогично узлу 79 начальной установки блока 9 формирования кода ИШ (см.фиг.5),Управляемый второй экспандер 20 (см.фиг,7) содержит реверсивный счетчик 83, в котором используются два младших разряда, узел 84 ограничения счета, формирователь 85 уровней сигнала управления, аналоговый мульти 13562плексор 86, буферный каскад 87 на операционном усилителе и резистивную матрицу 88.Схема блока 23 задержки, блок 245 стробирования и второй усилитель 25 показана на фиг.8. Блок 23 задержки содержит мультивибратор с времязадающими элементами. Блок 24 стробирования выполнен аналогично блоку 3 дискретизации и хранения с той лишь разницей, что роль КБ-триггера (см. фиг.2) выполняет мультивибратор 89 с времязадающими элементами (см. фиг.8). Второй усилитель 25 содержит 15 пассивный трехзвенный ЬС-фильтр 90 кодера, аналогичный фильтру 28 в первом усилителе 2, и буферный каскад 91, собранный на операционном усилителе. Потенциометр 92 обеспечивает 20 согласование выходного сигнала кодека с устройством-потребителем.Техническая реализация второго блока 18 проверки разрядов на равнозначность, второго блока 19 формиро вания СП, второго блока 21 анализа кода шкалы и второго блока 22 формирования СКП на равнозначность, соответственно такая же, как и первого блока 1 О проверки разрядов на равно- ЗО эначность, первого блока 11 формирования СП, первого блока 14 формирования СКП.Устройство работает следующим образом. 35Аналоговый звуковой сигнал поступает на вход первого усилителя 2 (фиг.1), в котором усиливается и ограничивается по спектру с целью предотвращения перекрытия боковых полос ЗС при дискретизации, после чего поступает на вход блока 3 дискретизации и хранения. Далее работа устройства. для кодирования ЗС с инерционным компандированием происходит следующим 45 образомПри подаче питающего напряжения +5 В конденсатор узла 79 начальной установки в блоке 9 формирования кода ИШ (см.фиг,5) и конденсатор блока 26 начальной установки (см.фиг.7) 5 О не могут мгновенно зарядиться до напряжения, равного уровню логической единицы +2,4 В. Постоянная времени цепи заряда конденсаторов узла 79 начальной установки и блока 26 начальной установки выбрана такой, чтобы на К-входах 0-триггеров регистра 76 кода инерционной шкалы блока 9 формирования кода ИШ, на К-входе 33 8реверсивного счетчика 37 (четвертыйвход управляемого аттенюатора 12) ина К-входе реверсивного счетчика 83(четвертый вход управляемого второгоэкспандера 20) оставался уровень логического нуля на время, достаточноедля установки указанных элементов висходное нулевое состояние. Такимобразом, в начале работы устройствана первых входах блока 4 масштабногоусиления всегда устанавливается код00", соответствующий самой точнойшкале квантования. На выходе реверсивного счетчика 37 и, следовательно,на управляющих входах аналоговогомультиплексора 40 управляемого аттенюатора 12 устанавливается код00 и точка нулевого затуханиясм.фиг.2) управляемого аттенюатора2 подключается к второму входу блока 4 масштабного усиления и к третьему входу блока 5 коммутации, Подвоздействием блока 26 начальной установки на выходах реверсивногосчетчика 83 и соответственно на управляющих входах аналогового мультиплексора 86 устанавливается кодоваякомбинация "00". При этом управляемый второй экспандер 20 включаетсяв режим работы с минимальным коэффициентом передачи, так как сигналснимается с нижней точки резистивнойматрицы 88. Задающий генератор 51импульсов блока 8 управления (фиг.4)запускается и на его выходе появляются прямоугольные импульсы с периодом 20,8 мкс (48 кГц) (фиг.10 а). Если переключатель (фиг.4) находитсяв верхнем положении, то эти импульсыпоступают на вход первого формирователя 52 импульсов, где по их положительному фронту вырабатываются короткие (длительностью 150 нс) отрицательные импульсы (фиг.10 б) . Наличиепервого формирователя 52 импульсовобеспечивает возможность внешней синхронизации устройства с первого входа блока 8 управления любым импульсным сигналом с частотой 48 кГц. Короткий отрицательный импульс поступает одновременно на второй вход блока 3 дискретизации и хранения какимпульс начала выборки (ИНВ), на первый вход генератора 53 тактовых импульсов, на формирователь импульсовуправления блоком 5 коммутации и напервый вход триггера 56 завершенияпервого цикла.135623 С приходом ИНВ ца второй вход блока 3 дискретизации и хранения (Аиг.2) триггер-формирователь 31 импульса дискретизации устанавливаетсяВ в единичное состояние. На коллекторе транзистора 35 Формирователя 32 импульса управления ключом 33 появляется потенциал +15 В, Ключ 33 открывается, и конденсатор 36 заряжается до напряжения ЗС и далее отслеживает его изменения. Одновременно (фиг.4) К- триггер в формирователе 55 импульса управления блоком 5 коммутации (фиг.10 д) и триггер 56 завершения первого цикла устанавливаются в единичное состояние. При этом уровень логической единицы с четвертого выхода блока 8 управления поступает ца второй вход блока 5 коммутации, .который подключает выход блока 3 дискретизации и хранения через управляемый аттенюатор 12 к второму входу блока 4 масштабного усиления и через блок 5 коммутации к первому входу АЦП 6 26 (Фиг.1). Уровень логической единицы с выхода триггера 56 завершения первого цикла (фиг,4) поступает ца вход Формирователя 57 импульсов начальной установки, на выходе которого устанав-ЗО ливается уровень логической единицы, На другом выходе Аормирователя 57 импульсов начальной установки устанавливается уровень логического нуля, так как с третьего выхода АЦП б ца третий вход блока управления поступает уровень логического нуля. Уровень логического нуля (Фиг. 10 г) с выхода Формирователя 57 поступает с десятого в выхода блока 8 управления на третий вход АЦП 6, подготавливая таким образом регистр 48 последовательных приближений (Фиг.З) к работе. Отрицательный импульс с выхода первого формирователя 52 импульсов поступает на вход 4 генератора 53 тактовых импульсов (фиг,4). При этом КВ-триггер генератора 53 устанавливается в единичное состояние, в результате чего генератор 53 тактовых импульсов начинает вырабатывать прямоугольные импульсы в виде меандра, которые поступают на второй формирователь 54 импульсов. В последнем по отрицательным фронтам меандра Аормируются короткие положительные и отрицательные импульсы длительностью л 150 нс и периодом в 1 мкс (фиг.10 в). Первый отрицательный импульс является импульсом конца выбор 3 10ки (ИКВ), который с шестого выхода блока 8 управления поступает на третий вход блока 3 дискретизации и хранения. При этом КВ-триггер 31 (фиг.2) возвращается в нулевое состояние, потенциал на коллекторе транзистора 35, формирователя 32 импульса управления снижается до -9 В, ключ 33 закрывается. Напряжение сигнала, оставшееся на конденсаторе 36, хранится в течение всего времени преобразования отсчета.Напряжение отсчета сигнала с выхода блока 3 дискретизации и хранения (фиг.1) поступает через управляемый аттенюатор 12 на второй вход блока 4 масштабного усиления и на третий вход блока 5 коммутации, с выхода которого отсчет поступает на первый вход АЦП 6, где складывается на узле 46 смешеция уровня (фиг.З) с половицой опорного напряжения. С пятого выхода блока 8 управления на второй вход АЦП 6 начинают поступать тактовые импульсы (Аиг. 10 в) . В АЦП 6 возникает процесс поразрядного уравновешивания величины отсчета ЗС. С приходом пятого тактового импульса инФормация о четырех старших разрядах отсчета, необходимых для работы блока 9 становится известной, поэтому с четвертого выхода АЦП 6 на четвертый вход блока 8 управления поступает отрицательный фронт импульса установки пятого разряда кода, По этому Фронту в формирователе 62 импульсов конца первого цикла (Аиг,4) вырабатываются два импульса длительностью150 нс. Отрицательный импульс поступает на Аормирователь 55 импульсов управления блоком 5 коммутации, КБ- триггер последнего устанавливается в нулевое состояние, и уровень логического нуля с четвертого выхода блока 8 управления поступает на второй вход блока коммутации, который подключает первый вход АЦП 6 к выходу блока 4 масштабного усиления,. Положительный импульс с другого выхода формирователя 62 импульсов конца первого цикла (Аиг.4) поступает на формирователь 64 импульса обнуления памяти и на вход Формирователя 57 импульсов начальной установки, на выходе которого возникается уровень логического нуля, а следовательно, и на третьем входе АЦП б (входе ус - тановки), Одновременно отрицательный13562Фронт с выхода элемента формирователя57 импульсов начальной установки поступает на вход формирователя 58 импульсов синхронизации который генеФ5рирует два импульса длительностьюг 150 нс. Положительный импульс сседьмого выхода блока 8 управления(фиг.1) поступает на третий вход блока 9 .формирования кода ИШ, а отрицательный импульс поступает на входлинии 59 задержки.Далее начинается определение ИШв блоке 9 формирования кода ИШ(фиг.5). Второй, третий и четвертыйразряды кода с первых выходов АЦП 6поступают на вторые входы блока 9формирования кода ИШ (фиг.1), на шестой вход которого с второго выходаАЦП 6 поступает инверсный первый разряд. В соответствии с табл.1 истинности, дешифратор 65 кода МШ блока 9формирования кода ИШ вырабатываетдвухразрядный код, который поступаетна входы цифрового компаратора бб икоммутатор 78. В начальный моментвремени могут сложиться две ситуации:1) код МШ с выхода дешифратора 65кода МШ равен коду ИШ, записанномув регистре 76 кода ИШ,2) код МШ больше кода ИШ при условии, что текущий отсчет не являетсяотсчетом, в котором произошло измерение его полярности,35Тогда в первом случае цифровой компаратор 66 выдает с У = выхода сумматора 67 уровень логического нуля накоммутатор 78, запрещая прохождениекода МШ на вход регистра 76 кода ИШ. 40На выходе элемента 70 появляется уровень логической единицы. В этот момент с восьмого выхода блока 8 управления (фиг.1) на четвертый вход блока9 формирования кода ИШ (фиг.5) подает ся положительный синхроимпульс длительностью 150 нс (см.фиг. 10 ж), покоторому Д-триггер 72 блока 71 памятипризнака записывает информацию с выхода элемента 70. На выходе Д-тригге Ора 72 появляется уровень логическогонуля, который запирает элемент 73,запрещая дальнейшее прохождение синхроимпульсов на С-вход Д"триггера 72.Таким образом, в блоке 7 1 памяти признака записана информация о том, чтокод МШ был равен коду ИШ;Так как в рассматриваемом отсчетене произошло изменение полярности ко 33дируемого сигнала, на выходе первого элемента формирователя 74 импульса смены знака будет уровень логической единицы, который открывает элементы коммутатора 78, а на выходе второго элемента формирователя 74 импульса смены знака - уровень логического нуля, который запрещает прохождение кода с выхода блока 77 уменьшения кода через коммутатор 78 на вход регистра 76 када 1 П 11.Поэтому через 100 нс, с приходом второго синхраимпульса (фиг. 10 з) с девятого выхода блока 8 управления на пятый вход блока 9 формирования кода ИШ с выходов регистра 76 кода ИШ через открытые элементы коммутатора 78 (см.фиг.5) поступает на 0-входы регистра 76 кода ИШ и записывается в него. Ва втором случае, когда код МШ с выхода дешифратора 65 кода МШ больше кода ИШ, записанного первоначально в регистр 76 кода ИШ, цифровой компаратар бб на Р -выходе сумматора 67 выдает уровень логической единицы, разрешая прохождение кода МШ через коммутатор 78 на вход регистра 76 кода ИШ. В то же время уровень логического нуля с выхода элемента 69 цифровога компаратора 66 запрещает прохождение через коммутатор 78 на вход регистра 76 кода ИШ как кода, записанного в нем ранее, так и кода ИШ с выходов блока 77 уменьшения кода. Уровень логической единицы с 1выхода элемента 70 цифрового кампаратора 66 поступает на Р-вход триггера 72 блока 71 памяти признака, в который записывается по импульсу с входа блока 9 формирования кода ИШ, при этом блокируется дальнейшее поступление синхронизации на триггер 72. Кроме этого, уровень логического нуля с выхода триггера 72 поступает на элемент блЬка 77 уменьшения кода, на%выходе которого также устанавливается уровень логического нуля, предотвращая возможэость уменьшения кода ИШ до момента смены полярности сигнала. Таким образом, в блок 71 памяти признака записана информация о том, что код МШ бып хотя бы раз больше кода ИШ, а в регистр 76 кода ИШ в этом случае записывается код МШ.После записи кода в регистр 76 кода ИШ блока 9 он поступает на управ,ляющие входы блока 4 масштабного усиления (фиг,1), в котором устанавли 13 3562 вается один из возможных коэффициентов усиления напряжения отсчета. Далее напряжение отсчета через блок 5 коммутации поступает на вход АЦП 6.5 С приходом шестого тактового импульса с пятого выхода блока 8 упранления на второй вход АЦП 6 (Фиг,З) производится вторичная установка регистра 48 последовательных приближений и эа О тем последовательное уранновецивание напряжения отсчета, как описано вьше. Разница заключается только в том, что теперь во втором цикле преобразования определяются все 12 разрядов кода (используются тактовые импульсы с 7-гс по 19-й). По окончании процесса поразрядного уравновешивания с третьего выхода АЦП 6 на третий ход блока 8 управления выдается отрицательный перепад напряжения, по которому в формирователе 63 импульсов конца преобразования вырабатывается два коротких импульса длительностью 150 нс. Положительный импульс с третьего вы хода блока 8 управления поступает на третий вход Формирователя 7 кода (фиг.10 е), по которому производится запись 12-разрядной мантиссы с первых выходов АЦП 6 и 2-разрядного кода порядка с первых выходов блока 9 формирования кода ИШ в регистр 50 (Фиг.З), Отрицательный импульс с другого выхода Формирователя 63 импульсов конца преобразования блока 8 управления (Фиг.4) поступает на генератор 53 тактовых импульсов, КБ-триггер возвра. щается в нулевое состояние, срывая работу тактового генератора. Устройство ждет прихода следующего запускающего импульса задающего генератора 51.Рассмотрим работу устройства в случае уменьшения уровня сигнала. При уменьшении уровня сигнала смена кода шкалы происходит только в течение первого отсчета противоположной полярности,. Предположим, что уронен.ь сигнала уменьшается и за время между двумя последовательными сменами полярности отсчетов подтверждения кода ИЛне произошло ни разу, Это означает, что цифроной компаратор 66 блока 9 Формирования кода ИШ (Фиг.5) за весь определенный выше интервал времени ни разу не выдал на Д-вход Д-. триггера блока 71 памяти признака сигнала логической единицы. Блок 71 памяти признака обнулен отрицательным 334тмпульсоь пристм а ео (1 - т) -гера К - вход) терн, вход блока 9формирования кода ИШ с первого ныходэблока 8 управления, Импульс обнуления вырабатывается в Формирователе 64 импульса обнуления (Фиг.4) во втором цикле преобразования каждого первого отсчета противоположной полярности, Это происходит следукщим образом. В первом цикле после установки пятогоразряда регистра 48 последовательных приближений в АЦП 6 отрицательный фронт с четвертого выхода АЦП 6 поступает на четвертый вход блока управления 8 (см.фиг.1), по которому формирователь 62 имттульсон конца первого цикла вырабатывает дна импульса. Отрицательный импульс поступает на формирователь 55 импульса управления блоком 5 коммутации, что обеспечивает подключение выхода блока 4 масш-.табного усиления к перному входу АЦП 6. Положительный импульс с выхода Формирователя 62 импульса конца первого цикла (Фиг,4) поступает на один из входов Формирователя 64 импульсов обнуления. В течение времени между пятым и шестым тактотзыми импульсами с выхода формирователя 58 импульсов синхронизации на триггер 56 завершения первого цикла поступает импульс, возвращая его н нулевое состояние, что обеспечивает, с одной стороны, возможность работы Формирователя 57, а с другой, выдает уровень логической единиЦы на второй вход формирователя 64 импульсов обнуления памяти, третий вход которого, являющийся вторым входом блока 8 управления, подключен к второму входу блока 9 формирования кода ИШ к Формирователю 74 импульсов смены знака (Фиг.5). Последний работает следующим образом.Первый инверсный разряд кода с второго выхода АЦП 6 поступает на шестой вход блока 9 формирования кодаИШ. Здесь он по синхроимпульсу, приходящему с седьмого выхода блока 8 управления на третий вход блока 9 формирования кода ИШ, записывается в Д-триггер 75 (формирователя 74 импульса смены знака), выходы которого подключены к входам мультивибраторов формирователя 74. Последние вырабатывают импульсы, которые затем замешиваются на его элементах, Положительные импульсы с. выхода формирователя 74 поступают на вторые. входы блока16 33 поступает на первый вход первого блока 14 формирования СКП и на третийвход первого блока 11 формированияСП. В начальный момент, как отмечалось вьппе, реверсивный счетчик 37 вуправляемом аттенюаторе 12 был установлен в нулевое состояние, поэтомуна первом выходе управляемого аттенюатора 12 уровень логического нуля,который поступает на второй вход первого блока 14 формирования СКП, за-.прещая прохождение импульсов с выходапервого блока 14 формирования СКПна третий вход управляемого аттенюатора 12. С второго же выхода управляемого аттенюатора 12 на четвертыйвход первого блока 11 формирования СПподается уровень логической единицы.Поэтому с приходом очередного стробирующего импульса дискретизации с первого выхода блока 3 дискретизациии хранения (где он формируется триггером-формирователем 31, см.фиг.2)на второй вход первого блока 11 формирования СП на его выходе появляется положительный импульс, которыйпоступает на первый вход управляемогоаттенюатора 12, т,е. на суммирующийвход реверсивного счетчика (см.фиг.2),который увеличивает значение кода насвоем выходе на единицу. Код с выходареверсивного счетчика 37 поступает науправляющие входы аналогового мультиплексора 40 через формирователь 39уровней сигнала управления, вследствие чего отсчеты ЗС начинают поступать на второй вход блока 4 масштабного усиления и третий вход блока 5коммутации с затуханием в 6 дБ. Клиппирование сигнала прекращается. Еслиуровень сигнала на выходе источниковсигнала 1 продолжает расти, то устройство отрабатывает увеличение сигнала аналогично. При этом каждоедвойное увеличение уровня сигналасопровождается увеличением кода вреверсивном счетчике 37 управляемогоаттенюатора 12 на единицу, что соответствует увеличению сигнала на 6 дБ.Передавать дополнительную информациюо состоянии реверсивного счетчика 37в управляемом аттенюаторе 12 (а следовательно, и величину внесенного затухания управляемым аттенюатором 12)нет необходимости, так как на приемной стороне (в декодере) установленыаналогичные блоки - второй блок 18 15 13562 8 управления, Ясно, что если на всех трех входах формирователя 64 импульса обнуления памяти окажутся уровни логической единицы, то на его выходеб возникнет отрицательный импульскоторьп и обнулит Д-триггер 72 блока 71 памяти признака (фиг.10 к). На выходе блока 71 памяти признака (фиг.5) будет уровень логической единицы, он будет также и на выходе элемента блока 77 уменьшения кода, так как на выходе элемента 68 цифрового компаратора бб также уровень логической единицы. Поэтому на выходах блока 775 уменьшения кодов будет значение кода ИШ, уменьшенное на единицу. Этот коп через коммутатор 78 поступит на вход регистра 76 кода ИШ, куда будет записан по синхроимлульсу с девятого выхода блока 8 управления.Рассмотрим работу остальных блоков на передающей стороне кодека ЗС с инерционным компандированием. Если уровень сигнала на выходе источника 25 1 сигнала по какой-либо причине не превысил значение -18 дБ относительно приведенного к входу максимального уровня квантования АЦП 6, то ЗС начинает клиппироваться, вследствие чего возникают шумы перегрузки. Факт клип- пирования сигнала определяется по двум признакам. Во-первых, 12-разрядная мантисса ИКМ-слова на выходе формирователя 7 кода должна содержать либо все единицы для положительной полуволны сигнала, либо все нули - для отрицательной, Во-вторых, клиппирование ЗС может происходить только на самой грубой шкале квантования, 40 обозначенной в данном кодеке кодом "11С выхода формирователя 7 кода код мантиссы поступает на вход первого блока 10 проверки разрядов на равнозначность. В случае клиппирования ЗС код мантиссы состоит из всех единиц или нулей и тогда в соответствии с табл.2 истинности работы первого блока 10 проверки разрядов на равнознач- о ность появляется уровень логической единицы, который поступает на первый вход первого блока 11 формирования СП. В то же самое время на входы первого блока 13 анализа кода шкалы с первого выхода блока 9 формирования кода ИШ постУпает код шкалы в виде "11". Тогда на его выходе появляется уровень логической единицы, который проверки разрядов на равнозначность,