Недвоичный синхронный счетчик

(5 Й) НЕДВОИЧНЫЙ СИНХРОННЫЙ СЧЕТЧИК Изобретение относится к цифровойтехнике и может найти применение вустройствах обработки дискретной ин.формации.. Известно устройство, содержащеешину потенциала логической единицы,входную шину и два разряда1 1.Недостатком данного устройства является возможность при воздействиипомехи попасть в избыточное состояние,Известно также устройство, содержащее два разряда, например, на 1 К- триггерах, шину потенциала логической единицы и входную шину, которая сое динена с тактовыми входами разрядов, прямой и инверсный выходы первого раз-. ряда соединены соответственно со входамии К второго разряда, прямой выход которого соединен с входом К первого разряда, вход установки в ноль и входкоторого соединены с инверсным выходом второго разряда 23,2Однако известное устройство не имеет устойчивых неиспользуемых состояний, и его недостатком является относительное малое быстродействие, поскольку первый разряд изменяет свое состояние из "1". в "0", только после изменения состояния второго разряда из нулевого в единичное. Целью изобретения является повышение быстродействия,Для достижения поставленной целив недвоичный синхронный счетчик, содержащий два разряда, шину потенциала логической единицы и входную шину,которая соединена с тактовыми входами разрядов, прямой выход первого иинверсный выход второго разрядов соединены соответственно с входомвторого и с входом установки в "0"первого разряда, входыи К первогоразряда и вход К второго разряда соединены с шиной потенциала логическойединицы.961153На чертеже приведена схема недеоичного синхронного счетчика,Счетчик содержит разряды 1 и 2,входную шину 3 и шину 4 потенциалалогической единицы.Входная шина 3 соединена с тактовыми входами разрядов 1 и 2, прямойвыход разряда 1 и инверсный выходразряда 2 соединены соответственнос входомразряда 2 и с входом установки в "0" разряда 1, входыиК которого соединены с входом К разряда 2 и соединены с шиной 4 потенциала логической единицы.Устройство работает следующим образом,Пусть е исходном состоянии разрядыи 2 находятся в состоянии "00".После прихода первого импульса пошине 3 изменится состояние толькоразряда 1, который примет единичноесостояние, т. е. общее состояние устройства будет "10", поскольку на инверсном выходе разряда 2 присутству"ет в исходном состоянии единичный по- р 5тенциал и разряд 1 не блокируетсяк входу установки в "0". После наступления второго импульса по шине 3 разрядустановится в "0" (посколькуон работает е счетном режиме и в дан- зоном такте не блокируется к входу установки в "0"), а разряд 2, работающий в режиме задержки входной информации на один такт, установится в"1", и нулевой потенциал с его инверсного выхода заблокирует к входу35установки в "0" работу разряда 1 наследующем такте. После поступлениятретьего импульса изменяется состояние только разряда 2, и общее состо 40яние устройства становится "00".В предлагаемом устройстве информация на выходе разря ов изменяется синхронно с фронтом тактового импульса, поэтому быстродействие выше1 чем в известном устройстве.Поскольку разряд 1 работает в счетном режиме, а разряд 2 - в режиме сдвига, то в общем случае может быть построен счетчик с коэффициентом пеТ 3ресчета 2 + 1, где в - разрядность двоичного счетчика, Причем е этом случае нанформационный вход регистра сдвига необходимо подавать сигнал перекоса или сигнал с дешифратора всех единиц двоичного счетчика, вход установки в "0" которого:оединен с инверсным выходом разряда 2,формула изобретенияНедвоичный синхронный счетчик, содержащий два разряда, шину потенциала логической единицы и входную шину, которая соединена с тактовыми еховходами разрядов, прямой выход первого и инвесрный выход второго разрядов соединены соответственно с входом второго разряда и с входом установки е "0" первого разряда, о т л и ч аю щ и й с я тем, что, с целью повышения быстродействия, входыи К первого разряда и вход К второго разряда соединены с шиной потенциала логической единицы.Источники информации, принятые во внимание при экспертизе1. Шац С. Я. Проэктирование радиоэлектронных устройств на интегральных микросхемах. И., "Советское радио".1976, с. 235, рис. 5.43.2. Авторское свидетельство СССР йф 552702, кл, Н 03 К 23/00, 1976 (прототип).