Устройство для контроля интегральных микросхем с памятью

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союэ Советских Социалистических Республик(22) Заявлено 170778 (21) 2645711/18-21с присоединением заявки йо(5)М. Кл. С 01 й 31/28 Государственный комитет СССР по делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ С ПАМЯТЬЮ Изобретение касается электроиэмерительной техники и может бытьиспользовано для контроля и диагностики неисправностей устройств, содержащих интегральные микросхемы с памятью,Известно устройство, содержащеегрупповой контактный зонд, эталонную микросхему, компаратор Вб-триггер, кнопку и индикатор 1 . ОНедостатком известного устройства является невозможность контроляинтегральной микросхемы с памятью,т.е. его функциональные возможности ограничены. 35Наиболее близким по техническойсущности к изобретению является устройство для контроля интегральных микросхем с памятью, содержащее блоктестового контроля, эталонную ин Отегральную микросхему, компаратор,блоки свертки, групповые элементыконтактирования и индикатор (2,Недостаток этого устройства такжезаключается в его ограниченных функциональных возможностях, так какэто устройство не обеспечивает контроля интегральных микросхем с памятью,не имеющих выводов со всех элементовпамяти. Цель изобретения - расширение функциональных возможностей.Поставленная цель достигается тем, что в известное устройство, содержащее блок тестового контроля, выходы и входы кОторого соединены соответственно с входами и выходами проверяемой интегральной микросхемы с памятью, эталонную интегральную микросхему, компаратор, одни из входов которого соединены с выходами проверяемой интегральной микросхемы с памятью через один из групповых элементов контактирования, а другие входы соединены с входами проверяемой интегральной микросхемы с памятью через последовательно соединенные другой групповой элемент контактирования и эталонную интегральную микросхему, и индикатор, введены счетный триггер и ключевой элемент, причем единичный выход счетного триггера соединен с управляющим входом ключевого элемента, другой вход которого соединен с выходом компаратора, а выход соединен с входом инцикатора, счетный и установочный входы и нулевой выход счетного триггера соединены с соответствующими выходами блока тестового контроля.78372 б Формула изобретения Закаэ 8543/49Подписное ВНИИПИТираж 1019 На чертеже приведена структурнаясхема устройства,Устройство содержит блок 1 тестового контроля, счетный триггер ,групповые элементы 3 и 4 контактирования, эталонную интегральную микросхему 5, компаратор б, ключевой3элемент 7, индикатор 8 и клеммы 9-11,Устройство работает следующим образом.При поступлении на клеммы 10 команды "Пуск" счетный триггер 2 уста- фнавливается в исходное состояние,подавая сигнал "Запретф на управляющий вход ключевого элемента 7. Такимобразом, первый цикл тестовой программы, задаваемой блоком 1 тестового контроля, проходит без регистрации несовпадений на индикаторе 8.По окончании первого цикла тестовой программы на клемму 11 подаетсякоманда "Конец программы", при этом Ясчетный триггер 2 меняет свое состояние, и сигнал "Разрешение" поступает на управляющий вход ключевогоэлемента 7.В результате прохождения первогоцикла тестовой программы эталоннаяинтегральная микросхема 5 и проверяемая интегральная микросхема с памятью 12 синхронизируются. На второмцикле тестовой программы компараторб через ключевой элемент 7 выдаетЗОрезультат сравнения выходных сигналовпроверяемой интегральной микросхемыс памятью 12 и эталонной интегральной микросхемы 5 на индикатор 8.По окончании второго цикла тестовой З 5программы на клемму 11 поступаеточередной импульс "Конец программыф,при этом счетный триггер 2 вырабатывает сигнал "Стоп" остановки работыустройства, который поступает на клемОму 9,Устройство позволяет контролировать интегральные микросхемы с памятью, не имеющие внешних цепей дляначальной установки, исключая воэможность неправильного решения о негодности проверяемой интегральноймикросхемы с памятью,Устройство для контроля интегральных микросхем с памятью, содержащее блок тестового контроля, выходы к входы которого соединены соответственно с входами и выходами проверя мой интегральной микросхемы с памятью, эталонную интегральную микросхему, компаратор, одни из входов которого соединены с выходамк проверяемой интегральной микросхемы с памятью через один иэ групповых элементов контактированкя, а другие входы соединены с входами проверяемой интегральной микросхемы с памятью через последовательно соединенные другой групповой элемент контактирования и эталонную интегральную микросхему, и индикатор, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей,в него введены счетный триггер и ключевой элемент, причем единичный выход счетного триггера соединен с управляющкм входом ключевого элемента, другой вход которого соединен с выходом компаратора, а выход соединен с входом индикатора, счетный и установочный входы и нулевой выход счетного триггера соединены с соответствующими выходамк блока тестового контроля,Источники информации,принятые во внимание при экспертизе Авторское свидетельство СССР Р 483633, кл. 0 01 В 31/28, 1972. 2. Приборы и системы управления,1977, М 10, с, 51, рис, 5.