Цифровой фильтр

Союз СоветскихСоциаписткчес нихРеспубпнк ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 7 О 233 О(28) П риоритет 151)М. Кл.6 01 8 728 Н 04 1. 27/22 Веударственный кеннтет СССР ва делан нзебретеннй н еткрытнйОпубликовано 05,12.79, Бюллетень М 45 Дата опубликования описания 05.12,79(7) Заявитель Ленинградский орд институт им. ЦИФРОВОЙ ФИЛЬТР Изобретение относится к радиотехнике, может использоваться для цифровой фильтрации бинарных периодических фазоманипулированных (ПФМ) сигналов.Известен цифровой фильтр содержащий последовательно включенные аналого-цифровой преобразователь и сдвигающий регистр, каждый из ч выходов которого через одноименный из й весовых блоков соединен с соответствующим из 1 ч входов сумматора 111.Однако известный цифровой фильтр состоит из большого количества блоков. Это связано в основном с большим числом множительных устройств, предназначенных для перемножения многоразрядных чисел. Число таких1 множительных устройств равно числу символов на периоде кода и может достигать порядка сотен и более,Цель изобретения - упрощение устройства путем уменьшения разряпности. весовых бло 26 ков.Для этого в цифровой фильтр, содержащий последовательно включенные аналого-цифровой преобразователь и сдвигающий регистр, каж. дый из М выходов которого через одноимен.ный из М весовых блоков соединен с соответствующим из й входов сумматора, введеныпоследовательно включенные элемент задержки,накапливающий сумматор и М + 1 ыйвесовой блок. При этом первый выход сдвигающего регистра соединен со вторым входомнакапливающего-сумматора, й-ый выход сдвигающего регистра соединен со входом элемента задержки, а выход М + 1 го весовоГоблока соединен с й + 1 -ым входом сумма.тора,На чертеже приведена структурная электри.ческая схема предложенного устройства.Цифровой фильтр содержит аналого-цифро.вой преобразователь 1, сдвигающий регистр 2,М весовых блоков 3, сумматор 4, элементзадержки 5, накапливающий сумматор 6,М + 1 ый весовой блок 7.Устройство работает следующим образом.. С аналого. цифрового преобразователя 1Й-разрядные числа поступают через сдвигающийрегистр 2 и весовые блоки 3 на сумматор 4.В весовых блоках 3 числа умножаются на +1702330и - 1, т,е. умножение сводится к Определенна.знаков чисел, поступающих на сумматор 4,Кроме того, числа с первого сдвигающего регистра 2 поступают на суммирующий вход накапливающего сумматора б, а числа с последнего Й-го выхода сдвигающего регистра черезэлемент задержки 5 - на вычитающий" входсумматора. Таким образом, в сумматоре бв кажем такте находится сумма всех Й чисел, хранящихся в сдвигающем регистре 2, Эта 10сумма через Й + 1-ый весовой блок 7 посту.пает на дополнительный вход сумматора 4, ВЙ + 1-ом весовом блоке 7 сумма из накапливающего сумматора б умножается на коэффициент 1 с,., 15В.предложенном цифровом фицьтре полностьюподавлартся боковые лепестки корреляцион.ной функцйи. Определим значение коэффициента 1 с, при котором наблюдается такое по.давление. 20Мц уже обозначили число символов на периоде фазового кода сигнала через Й. Пустьамплитуда входного сигнала равна А. Основной лепесток отклика на выходе цифровогофильтра 1.осн = Аф й Боковые лепестки будут прямо пропорциональны уровню фона, т,е.,1.бок А й. ПРи этом в накапливающем сУмматоре б получается сумма БяА(21 с-й),где 1 с - число символов +1 в фазовом коде ПФИ сипшла. Отсюда видно, что для того, З 0чтобы полностью скомпенсировать боковыелепестки на выходе фильтра, коэффициент Инужно выбирать из условия 1да Аак-и 1 ак-к35Значение коэффиЦиента 1 с, как видно иэ .равенства, не зависит от амплитуды входного Тираж 688 аз 7582(43 одписн, Проектная ал ППП "Патент", г. Ужгоро 4сигнала, а определяется только параметрамиего кода,Таким образом, предложенный цифровойфильтр полностью подавляетбоковые лепесткикорреляционной функции сигнала и, крометого, тюзволяет значительно сократить затратыоборудования, что приводит к уменьшениюего стоимости и повышению надежности, Всеэто выгодно отличает его от прототипа,Формула изобретения Цифровой фильтр, содержащий последовательно включенные, аналого-цифровой преобразователь и сдвигающий регистр, каждый из й выходов которого через одноименный из Й весовых блоков соединен с соответствующим изЙ входов сумматора, о т л и ч а ю щ и йс я тем, что, с целью упрощения схемыпутем уменьшения разрядности весовых блоков, в нее введены последовательно включенные элемент задержки, накапливающий сумматор и й + 1-ый весовый блок, при этом первый выход сдвигающего регистра соединенсо вторым входом накапливающего сумматора, Й-ый выход сдвигающего регистра соедийен со входом элемента задержки, а выходЙ + 1-го весового блока соединен с й+1-ымвходом сумматора.Источники информации,принятые. во внимание при экспертизе1. Ипатов В. П.Полное подавление боковых.лепеспсов периодических корреляционных функций фазоманипулированных сигналов, "Радиотехника и электроипсаф, 1977, л" 8, т. 22,с, 1600 (прототип).