Устройство задержки

.5(088.8)ое свидетН 03 К 5/свидетель,стН 03 К 5/ тво СССР 3, 975, о СССР 3, 1977. ель контроль може т бытьствах пользована в ичных уст зобаник матики и теле е ройния очн и у ретения - повышени ства - достигается в его состав второ тронных ключей 9 и блоков дифференцир течет введ третьего элек личен логов интег ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР9, Бюл,28ух, А 1,Дорух, А,Н,(54) УС 1 РОИСтвс -"АЛКИКи (57) Изобретение относит но-измерительной технике ия и вычитания соответственно 15, и 7 и новых связей, В состав уст ройства входят также генератор 1 импульсов, элемент 2 совпадения, счетчик 3 импульсов, триггеры 4 и 5, ген ратор 6 тока, конденсатор 7, первый электронный ключ 8, блок 11 вычитания, группа вентилей 12, цифроаналоговый преобразователь 13, пороговый каскад 14, выход 18 устройства, вход 19, клеммы 20 установки задержки. Введенные отличия позволили исключить влияние токов утечки конденсато ра 7, когда генератор 6 тока заблоки рован, на точность формирования запрограммированной задержки импульсов, Дополнительным преимуществом устройства является то, что без по ри точности может быть значительно пдзон задания задерже3 149772Изобретение относится к контрольно-измерительной технике и можетбыть использовано в различных устройствах автоматики и телемеханики,Цель изобретения - повышение точности устройства - достигается засчет того, что в состав устройствавведены второй и третий электронныеключи, а также аналоговые блоки вычитания, дифференцирования и интегрирования, Это позволило исключить влияние токов утечки конденсатора 7, когда генератор 6 тока заблокирован, наточность Формирования запрограммированной задержки импуЛьсов,На чертеже представлена структурная схема предлагаемого устройствазадержки,Устройство содержит генератор 1 20импульсов, элемент 2 совпадения,счетчик 3 импульсов, триггеры 4 и 5,генератор 6 тока, конденсатор 7,электронные ключи 8-10, блок 11 вычитания, группу вентилей 12, цифроаналоговый преобразователь (ЦАП) 13,пороговый каскад 14 и аналоговые блоки - 15 дифференцирования, 16 интегрирования и 17 вычитания, выход 18устройства, вход 19 устройства, клеммы 20 установки задержки.Генератор 1 через элемент 2 совпадения подключен к счетному входусчетчика 3 и первому входу триггера4, второй вход которого подключен квыходу счетчика 3, первый выход - квходу генератора 6 тока, а второйвыход - к управляющему входу ключа9, Первый вход триггера 5 соединенс выходзм порогового каскада 14 и , 40выходом 18 устройства, второй вход -с входом 19 устройства, первый выход - с управляющими входами ключей8 и 10, второй выход - с вторымвходом элемента 2 совпадения; выход генератора 6 тока соединен свходом аналогового блока 15 дифференцирования, с вторым входом аналогового блока 17 вычитания, с сигнальнымвходом лопоча 8 и первой обкладкойконденсатора 7, вторая обкладка которого соединена с выходами ключей 8, 9и 10 и общей шиной. Вход аналоговогоблока 16 интегрирования соединен свыходом аналогового блока 15 дифферен 55цирования и сигнальным входом ключа9, а выход - с сигнальным входом ключа 10 и первым входом аналоговогоблока 17 вычитания, выход которого соединен с первым входом порогового каскада 14, соединенного своим вторым входом с выходом ЦАП 13, Выходы блока 11вычитания через соответствующие вен- тили группы 12 соединены с управляю - щими входами счетчика 3, выход переноса блока 11 вычитания подключен к вторым входам вентилей группы 12 и к входу старшего разряда ЦАП 13. Входы блока 11 вычитания и входы ЦАП 13, кроме входа старшего разряда, подключены к клеммам 20 установки задержки,Устройство задержки работает следующим образом.Требуемое значение задержки входного сигнала формируется в предлагаемом устройстве в два этапа, На первом этапе счетно-импульсным способом задается грубая часть задержки, кратная периоду генератора 1, Соответствующий код подается на входы блока 11. На втором этапе методсм линейного преобразования напряжение - время формируется точная часть задержки, изменяющаяся в пределах грубого шага квантования, Это преобразование выполняется с помощью каскада 4 и генератора пилообразного напряжения, состоящего из триггера 4, генератора 6, ключей 8-10 и блоков 15-17. Управление преобразователем "напряжение-время" осуществляет ЦАП 13, на входы которого подаются младшие разряды цифрового эквивалента формируемогоинтервала времени задержки. Неопределенность временного положения импульсов генератора 1 относительно запускающих импульсов компенсируется при помощи тех же узлов аналогового преобразования, которые в данном случае выполняют Функцию преобразования "время - напряжение".В исходном состоянии на втором выходе триггера 4 и на первом выходе триггера 5 имеют место потенциалы, соответствующие логической "1", а на первом выходе триггера 4 и навтором выходе триггера 5 - потенциалы, соответствующие логическому 0. Ключи 8-10 замкнуты, элемент 2 совпадения закрыт по второму входу, а на обоих входах блока 17 сигналы равны нулю.Под действием входного сигнала триггер 5 перебрасывается. В результате разблокируется элемент 2 совпадения и размыкаются ключи 8 и 10. Начинается линейный заряд конденсатора и линейный рост напряжения на первом(суммирующем) входе блока 17 и первом входе порогового каскада 14,Ближайший по времени импульс генератора 1 проходит через элемент 25и перебрасывает триггер 4 в состояние, противоположное исходному, В результате прекращается заряд конденсатора 7 и рост напряжения на входеблока 17. С этого момента размыкается ключ 9, а также начинается подсчет импульсов опорной частоты счетчиком 3. Когда число импульсов, зафиксированное счетчиком 3, становитсяравным численному значению кода навыходах группы вентилей 12, выходнойимпульс счетчика 3 возвращает триггер 4 г исходное состояние и повторно запускает процесс заряда конденсатора 7 и линейного роста напряженияна входе блока 17. Этот процесс продолжается до достижения равенствасигналов на обоих входах пороговогокаскада 14. В момент достижения этого равенства формируется выходной 25сигнал устройства и триггер 5 возвращается в исходное состояние,В блоке 11 вычитается единица из численного значения кода грубой за- ЗО держки, при этом Суммарная длительность линейно нарастающе 1 о напряжения на конденсаторе 7 не превышает двух периодов импульсов генератора 1, первый из которых относится к синхронизации, а второй - к этапу формирования точной задержки, Если Формилруемое значение задержкине превышает грубого шага задержки (периода Т импульсов генератора 1), то на вхо- О ды счетчика 3 поступает нулевой код, что обеспечивает постоянство исходного состояния триггера 4 и неразрывное формирование линейно нарастающего напряжения на конденсаторе 7. В 45 частности, при =Т, когда отсут-;, ствует сигнал переноса на выходе блока 11, значение старшего разряда ЦАП 13 равно "1" и используется участок линейно нарастающего напряжения, соотО ветствующий 1-2 Т периода импульсов генератора 1. Если же С( Т, то за счет сигнала переноса блока 11 на вход счетчика 3, как и прежде, поступает нулевой код, а на выходе ЦАП 13 устанавливается напряжение, соответствующее задержке в пределах одного периода Т (значение старшего разряда ЦАП 13 равно "О"). С помощью блоков 15-17 и ключей 9 и 10 обеспечивается компенсация тока утечки конденсатора 7, осуществляемая следующим образом,В момент прекращения линойого заряда конденсатора 7 размыкается ключ 9 и блок 15 начинает Фор 1 провать на своем выходе сигнал, пропорциональный скорости уменьшеня нлпряксния на конденсаторе 7 вызванного током утечки. Этот сигнал интегрируется ф блоком 1 б, Резул.тат интегрирования поступает на второй (вычитающий) вход блока 17, Поскольку полярность напряжения на вором входе блока 17 противоположна полярности напряжения на его первом входе, при соответствующем выборе суммарного коэффициента передачи блоков 15 и 16 суммарный сигнал на выходе блока 17 в промежутке времени, когда ключ 9 разомкнут, остается постоянным, Это обеспечивает болсевьсокую, чем в прототипе, точность Формирования задержки. Дополнительным преимуществом устройства является то, что без потери точности может быть значительно увеличен диапазон задания задержек.Формула изобретения Устройство задержки, содержащее генератор импульсов, соединенный с первым входом элемента совпадения, первый выход которого соединен со счетным входом счетчика импульсов, а а второй выход - с первым входом первого триггера, второй вход которого соединен с выходом счетчика импульсов, а первый выход - с входом генератора тока, конденсатор, соединенный одной обкладкой.с общей шиной, а второй - с выходом генератора тока, включенный параллельно конденсатору электронный ключ, управляющий вход которого соединен с первым выходом второго триггера, соединенного своим вторым выходом с вторым входом элемента совпадения, пороговый каскад, первый вход которого соединен с выходом цифроаналогового преобразователя, а выход являстся выходом устройства и соединен с первым входом второго триггера, второй вход которого является входом устройства, блок вычитания, выходы которого через группу вентилей соединены с управляющими входами счетчика, выход переноса блока вычитания соединен с вторыми8 149//28 рд гондтеля, остдльць 1 е входы которого д также входы блокд нычитдция соединены с соответствующими клеммами усвторым выходом первого триггера иуправляющим входом первого электронного ключа. Составитель А.ОчеретяныйРедактор Л.Маковская Техред Л.Кравчук Корректор И.Горная Заказ 4456/55 Тираж 884 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производствеццо-издательский комбинат "Патент", г.ужгород, ул. Гагарина,10 нходдмц группы вентилей и входом стдршс 1 с рдзрядд цифроаналогового преобтдцовки задержки, о т л и ч д ю щ ее с я тем, что, с целью цовьпщ циягочцости устройства, в него введенывторой и третий электронные ключи, д 10также цоследондтельцо соединенные фаналоговые блоки дифферецпировдния,ицтегрирондццн и вычитания, второйвход аналогового блока вычитания соедицен с входом диалогового блока дифференцирования и выходом генераторатока, выход аналогового блокд вычитания соединен с вторым входом порогового каскада, сигндльцые входы второго и третьего электронных ключейсоединены соответственно с входом ивыходом аналогового блока интегриро -вания, их выходы - с общей шиной, ауправляющие входы - соответственно с