Устройство декодирования адреса

,чтуМГС А- Й О П И Е ИЗОБРЕТЕНИЯ Союз Советских Соц,иалистицеских Реслублик(51) Н 04 1. 17/30 Н 04 1 1/10 б 06 Г 11/08 Государственный квинт СССР но делам нзебретеннй н еткрытнй(7) Заявитель УСТРОЙСТВО ДЕКОДИРОВАНИЯ АДРЕэтого блока подвыходы коммутана структурна ложенного уст Изобретение относится к радиосвязи и может использоваться для кодирования адреса при приеме информации от одного из множества корреспондентов.Известно устройство для декодирования адреса, содержащее последовательно соединенные смеситель, усилитель промежуточной частоты, амплитудный детектор и декодер, а также блок задержки, выход которото через синтезатор частот подключен к другому входу смесителя 1.Однако это устройство имеет недостаточное быстродействие и сложную схемную реализацию.Цель изобретения - повышение быстродействия с одновременным упрощением устройства.Для этого в устройство декодирования адреса, содержащее последовательно соединенные смеситель, усилитель промежуточной частоты, амплитудный детектор и декодер, а также блок задержки, выход которого через синтезатор частот подключен к другому входу смесителя, введен коммутатор, к входам которого подключены соответственно выходы амплитудного детектора и блока задержки, к входа ключены соответствующие тора.На чертеже изобра элект ическая схема п же яр редройства.Устройство содержит смеситель 1, усилитель 2 промежуточной частоты (УПЧ), амплитудный детектор 3, коммутатор 4, блок 5 задержки, синтезатор 6 частот и декодер 7.Устройство работает следующим образом. О Радиоимпульсы принимаемой адреснойгруппы с частотами 11, Ь.,Л.соответственно последовательно поступают на вход смесител.я 1, на другой вход которого подается напряжение гетеродинной частоты 1 ь = 1,+ 1 р, где 1 р - промежуточная частота, т. е.устройство находится в режиме ожидания частоты 1. После преобразования частоты в смесителе 1 и усиления в УПЧ 2 первый радиоимпульс детектируется амплитудным детектором 3 и поступает в декодер 7, а так же через коммутатор 4 на соответствующийотвод блока 5, в результате чего этот импульс задерживается по времени до момента прихода второго импульса адресной группы,692107 формула изобретения Составитель Е. Погиблов Редактор Т. Янова Техред О. Луговая Корректор Н. Задерновская Заказ 6242/53 Тираж 775 Подписное ЦН ИИ ПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раущская наб., д. 4/5 Филиал ППП Патент, г, Ужгород, ул. Проектная, 4после чего коммутируется вход коммутатора 4 на другойсвой выход.При появлении второго радиоим пульса с частотой (2 и заданной задержкой во времени он детектируется аналогично первому и поступает, на вход декодера 7, а после соответствующей задержки переключает синтезатор 6 в режим частоты третьего радиоимпульса и т.д., пока на вход декодера 7 не проходят все и импульсов адресной группы, после чего на выходе устройства формируется информационный импульс. 16Если радиоимпульс частоты ( вследствие внутрисистемных или внешних помех оказался ложным, не принадлежащим адресу приемника, то в одном из циклов коммутации, например в 1-ом цикле, отсутствует, по крайней мере, один из радиоимпульсов соответственно частот Ь, 13 1. В этом случае, т, е. в случае, когда радиоимпульс ожидаемой частоты не появляется, на входе смесителя 1 после установки гетеродинной частоеты Ы, коммутатор 4 переходит в исходное 26 состояние (сбрасывается), переключая синтезатор 6 снова в режим ожидания первого радиоимпульса с частотой 1. Для разрешения коммутации на следую щий отвод блока 5 или сброса коммутатора 4 в исходное состояние (ожидание частоты 1), импульсы с выхода блока 5 подаются на разрешающий вход коммутатора 4, который может быть реализован, например, в виде схемы И с инвертором. Тогда при совпадении 1-го мпульса, поступающего с выхода блока 5 с 1-ым импульсом, прошедшим через информационный тракт, коммутатор 4 переключается на следующий отвод блока 5 задержки, Отсутствие совпадения сбрасывает коммутатор 4 в исходное состояние.Предложенное устройство повышает на 8 - 10% пропускную способность системы радиосвязи. Устройство декодирования адреса, содержащее последовательно соединенные смеситель, усилитель промежуточной частоты,амплитудный детектор и декодер, а такжеблок задержки, выход которого через синтезатор частот подключен к другому входу смесителя, отличающееся тем, что, с целью повышения быстродействия с одновременным упрощением устройства, введен коммутатор,к входам которого подключены соответсвенно выходы амплитудного детектора и блоказадержки, к входам этого блока подключенысоответствующие выходы коммутатораИсточники информации,принятые во внимание при экспертизе. Авторское свидетельство СССРМ 858792, кл. 1-1 04 ) 1/02, 1971 (прототип).