Устройство для вывода информации

Номер патента: 684544

Опубликовано: 05.09.1979

Авторы: Левина, Мамыкин, Усвяцов

МПК: G06F 9/48

Метки: прерывания, программ

...вход которого ивдяется вторым входом устройства, второй вход третьего элемента И соединен с выходом триггераединичный вход которого является третьим входом устройства, а нулевой вход триггера соединен с выходом первого алемента задержки, вход которого подключен к выходу второго алемента задержки, вход которого подключен к выходу генератора, второй вход второго элемента И соединен с выходом второго элемента задержки, вход счетчика подключен к выходу второго алемента аадержки, а выход счетчика является вторым выходом устройства.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР М 443386, Я 06 Р 9/00, 1974.2. Авторское свидетельство СССР, % 421008, (3 06 Г 9/18, 1974. з 6845ключен к выходу...

Номер патента: 737952

Опубликовано: 30.05.1980

Авторы: Багаев, Ким, Сахин

МПК: G06F 9/00

Метки: буферной, памятью

...на фиг.З - один из индикаторов значимости.Схема устройства содержит буферную память 1, память 2 битов значимости, адресную память 3, регистр 4 35адреса, шифратор 5, блок 6 сборки,входной регистр 7 индекса, входнойрегистр 8 базы, регистры 9,1-9 п индекса, группу блоков 10.1-10.п сравнения индекса, регистры 11.1-11.п 40базы, группу блоков 12.1-12,п сравнения баз, блоки 13.1-13.п сбвпадения(группа элементов И), индикаторы14.1-14.п значимости (группа регист-,ров значимости), индикатор (регистр)15 заполнения, блок 16 коммутации,указатель (счетчик) 17 сектора замещения, дешифратор 18, индексный вход19, базовый вход.2 О, вход 21 полногообнуления буферной памяти, вход 22 50частичного обнуления буферной памяти,информационный вход...

Номер патента: 809172

Опубликовано: 28.02.1981

Автор: Баранов

МПК: G06F 7/38

Метки: вычисления, квадратногокорня

...состоянии. Элемент 10 И открыт по второму входу единичным сигналом нулевого выхода триггера 5, а элементы И 8 и 9 закрыты по первому входу нулевым сигналом единичного выхода триггера 4.Цепь циркуляции последовательного кода в регистре 1 замкнута через одноразрядный сумматор 3, а в регистре 2 - через элемент 10 И и элемент 11 ИЛИ.В регистр 1 записывается последовательно, начиная с младших разрядов, дополнительный двоичный код подкоренцого выражения, который запоминается динамическим способом в замкнутой цепи регистр 1 - сум. матор 3.Регистр 2 в исходном состоянии очищен, Запуск устройства осуществляется подачей единичного сигнала ца управляющую шину 14, который устанавливает триггер 4 в единичное состояние. 10 15 20 25 Эо Э 5 40 Двоичный...

Номер патента: 1042008

Опубликовано: 15.09.1983

Авторы: Заблоцкий, Самусев, Спасский, Яскульдович

МПК: G06F 3/04

Метки: вычислительной, связи, системы

...входом и выхо-.дом подключенного соответственно квыходу и второму входу четвертогоэлемента И второй групгы,. третий вхбд 5.которого соединен с вторым входомблока, а второй вход - с вторымвходом пятого элемента И третьейгруппы и первым входом первого зле=мента ИЛИ первой группы, вторым вхо Одом соединенного с выходом третьегоэлемента И третьей группы, второйвход которого соединен с третьим вы,(фиг,2первый элемент ИЛИ-НЕ 14,триггеры 15 группы, элементы И 16первой группы, элементы НЕ 17 группы, элементы И 18 второй группы,элементы ИЛИ 19 и 20 первой и второйгрупп, элемент И-НЕ 21, элементы И 22третьей группы и второй элемент ИЛИНЕ 23.,Каждый дешифратор содержит (Фиг, 3)элемент И 24 и элемент И-НЕ 25.Кроме того, обозначены такжевходы 26-33 н...

Номер патента: 1078609

Опубликовано: 07.03.1984

Автор: Фардыга

МПК: H03K 13/02

Метки: адаптивный, аналого-цифровой

...выход которого соединен с вторыми входами третьего элемента ИЛИ и четвертого триггера, а второй вход третьего элемента совпадения - с вторым выходом третьего триггера, с вторым входом блока уставок и с первым входом второго элемента 2 И-ИЛИ, выход которого подключен к входу таймера и к второму входу пятого триггера, первый ныход которого соединен с вторым входом второго элемента 2 И-ИЛИ, третий вход которого соединен с вторым выходом пятого триггера и с упранляющим входом второго ключа, четнертый вход - с входом первой линии задержки и с выходом четвертого элемента совпадения, первый вход которого соединен с выходом первого элемента ИЛИ и с пятым входом второго элемента 2 И-ИЛИ, второй вход - с первым выходом пятого триггера, а...