Дифференциальный усилитель с защитой от перегрузок

(51) М. Кл.з Н ОЗГ 3/34 Государственный комитет 3) Приоритет Совета Министров СССР(43) Опубликовано 15,02,78. Бюллетень6 по делам изобретений 53) УДК 621.375,02(45) Дата опубликования описания 04.03.7(71) Заявитель 54) ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С ЗАЩИТОЙ ОТ ПЕРЕГРУЗОК Недостатками ется низкая пер личие внутренни Цель изобрет ной способности внутренних поме Для этого в ратор тока под тельных транзиизвестных усилителеи являегрузочная способность и пах помех,ения - увеличение ппри эффективном пх.предлагаемом усилителе генеключен к эмиттерам дополнисторов, и эмиттеры основных ерегрузочодавлении Изобретение относится к электротсхц ирадиотехнике и может быть использовано приразработкс быстродействующих дифференциальных усилителей с эффективной защитойот перегрузок, а также стробирующих устройств с малым уровнем внутренних помех ваппаратуре автоматики и вычислительной техники,Известны схемы для защиты от перегрузок,основанные на использовании глубокой нелинейной последовательной местной обратнойсвязи по току во входном каскаде.Наиболее близким к данному техническомурешению может служить дифференциальныйусилитель с защитой от перегрузок, содержащий два основных транзистора, два дополнительных транзистора, подключенные к эмиттерам основных транзисторов, порогового устройства и генератора тока, включенного вцепь питания эмиттеров основных транзисторов. транзисторов соединены через последовательно и встречно включенные в прямом направлении прохождения тока два диода, к месту соединения которых подключен коллектор третьего дополнительного транзистора, подсоединенный эмиттером к генератору тока, а базой - к выходу порогового устройства, причем управляющий вход порогового устройства соединен с коллекторами основных транзисторов.На чертеже дана принципиальная электрическая схема предлагаемого дифференциального усилителя с защитой от перегрузок.Усилитель содержит основные транзисторы 1 и 2 и дополнительные транзисторы 3 - 5 цепи защиты от перегрузок. Диоды 6 и 7 подключены к эмиттерам основных и коллекторам двух дополнительных транзисторов. Резисторы 8 и 9 включены в коллекторные цепи основных транзисторов, а резисторы 10 и 11 - в эмиттерную цепь третьего дополнительного транзистора 5. Генератор 12 тока подключен к эмиттерам дополнительных транзисторов. Базы транзисторов 3 и 4 объединены и подключены к месту соединения резисторов 13 и 14.Усилитель работает следующим образом.В исходном состоянии (при отсутствии сигналов на обоих входах схемы) транзисторы 3 и 4 заперты, а ток генератора 12, протекая593301 Выхл + Вых. а Вх 1 Вх. с Составитель В, АфонинРедактор Т. ЯноваКорректоры: Л. Брахнина и Л. хз Техред Н. Рыбкиналова Заказ 46(4 Изд. Мо 242 НПО Государственного ком по делам изобр 113035, Москва, Ж.З ТТираж тета Совета тений и от Рауиская080 ПодписноеМинистров СССРытийаб., д. 4/5 биография, пр. Сапунова, 2 через транзистор 5, распределяется по обеим половинам дифференциального каскада (диод 6 - транзистор 1, и диод 7 - транзистор 2). Дифференциальное сопротивление прямосмещенных диодов мало, так как прямой ток через них выбирается достаточно большим, поэтому коэффициент усиления дифференциального каскада велик.При подаче сигнала на вход дифференциального усилителя на его выходе появляется сигнал в тот момент, когда последний превышает заданный уровень, на вход схемы защиты подается управляющий сигнал /увр, который запирает транзистор 5, при этом отпираются транзисторы 3 и 4, а ток генератора 12 распределяется поровну между ними. Диоды 6 и 7 запираются, низкоомная перемычка между эмиттерами входной пары транзисторов размыкается и входная цепь отключается от источника перегрузки.Вход цепи защиты следует подключить к выходу усилителя через пороговый блок, который выдает сигнал управления цепью защиты только после превышения выходным сигналом заданного уровня, Однако данную цепь защиты можно использовать и для осуществления стробирования при низком уровне внутренних помех, для чего сигнал подается в цепь защиты не с выхода устройства, а от внешнего генератора,При срабатывании цепи защиты ток, протекающий ранее через транзистор 5, распределяется по транзисторам 3 и 4 и далее проходит через транзисторы 1 и 2, при этом соотношение токов двух последних транзисторов может несколько измениться по сравнению с их исходным соотношением, а следовательно, возникает внутренняя дифференциальная помеха. Для устранения этой помехи в цепи эмиттеров транзисторов 3 и 4 вводятся резисторы 10 и 11, соотношение сопротивлений которых определяет соотношение токов транзисторов 1 и 2 после срабатывания цепи за щиты.В рассмотренной схеме отсутствуют реактивные элементы, поэтому она очень удобна с точки зрения реализации ее методами интегральной технологии, кроме того, именно 10 при такой реализации схема обеспечиваетнаименьший уровень внутренних помех, так как в интегральной схеме возможно изготовление транзисторов 1 - 4, диодов 6 и 7 с высокой индентичностью параметров.15 Формула изобретения Дифференциальный усилитель с защитой отперегрузок, содержащий два основных транзи стора, два дополнительных транзистора, подключенные коллекторами раздельно к эмиттерам основных транзисторов, пороговое устройство и генератор тока, включенный в общую цепь питания эмиттеров основных тран зисторов, отличающийся тем, что, с цельюувеличения перегрузочной способности при эффективном подавлении внутренних помех, генератор тока подключен к эмиттерам дополнительных транзисторов, а эмиттеры основных 30 транзисторов соединены через последовательно и встречно включенные в прямом направлении прохождения тока два диода, к месту соединения которых подключен коллектор третьего дополнительного транзистора, при соединенный эмиттером к генератору тока,а базой - к выходу порогового устройства, причем управляющий вход порогового устройства соединен с коллекторами основных транзисторов,