Способ дифференциальной защиты мостового преобразователя

Номер патента: 943774

Опубликовано: 15.07.1982

Авторы: Козьмин, Пеклер

МПК: G06K 7/00

Метки: информации, регистрации

...информации от датчика 1 присоединенные к нему ячейки блока памяти 2, 2, и 2 изменяют свое состояние, Распределитель 3, используемый в режиме непрерывной работы, имеет (2 м+1) входов, первый из которых используется для опроса формирователя синхроимпульсов 4 в начале каждого цикла опроса блока памяти 2, все остальные 2входов распределителя 3 испол зуются для поочередного опроса ячеек блока памяти 2. Если ячейка блока памяти 2 не содержит информации о работе дискретного устройства, то после опроса на ее выходе электрический импульс отсутствует, При опросе 21 - й ячейки блока памяти, содержащей информацию о работе дискретного устройства, на ее выходе появляется электрический импульс, поступающий через схему ИЛИ 5 на ключ 7, от...

Номер патента: 660043

Опубликовано: 30.04.1979

Авторы: Кузавков, Самогутин

МПК: G06F 1/04

Метки: блоков, группы, данных, синхронизации

...элемент ИЛИ для положительного сигнала.Устройство работает следующим образом.Допустим, что единичный уровень сигнала появился первым на выходе формирователя временных интервалов одного из устройств 11, на выходах формирователей остальных устройств 11 присутствует нулевойуровень, В этом случае на входе сумматора 7 по модулю два, подключенном к линии, присутствует уровень логическойединицы, а на входе, подключенном к выходу формирователя временных интервалов, присутствует уровень логического нуля. На выходе сумматора по модулю двапоявляется уровень логической единицы,который устанавливает триггер в единичное состояние, Сигнал с выхода триггера6 устанавливает формирователь временныхинтервалов в нулевое состояние. Согласуюгций блок 3...

Номер патента: 1467691

Опубликовано: 23.03.1989

Авторы: Гольдштейн, Сенигов, Чернов

МПК: H02M 1/08

Метки: вентилями, включенными, между, параллельно, преобразователя, распределения, статического

...К .,Ц (11 фкак целую часть числаВычисляют число серий с (К + 1) импульсами управления, подаваемых30 к т.-му вентилю за общий период работы блок-схемы, по выражению- тп;, ) К)35и число серий с К;(Н импульсами управления по выражению Х ( ( ., = тп , (, , - пт, ( - у, (;1 40 Указанные выражения получены при реализации условий способа - каждыетп импульсов управления подают к вен.тилю сериями, разделенными паузамикак числа импульсов в сериях, так 45 и длительности пауз наиболее близким друг другу. В данном случае длительность пауз принята равной продолжительности периода следованияимпульсов управления.50 Считая совпадающими первый импульс управления из числа М, форми, руемый на общем периоде работы блоксхемы, с первым импульсом...

Номер патента: 736073

Опубликовано: 25.05.1980

Авторы: Колобаев, Крюков, Куликов, Поляков, Сибейкин

МПК: G05F 1/56

Метки: выхода, источника, режим, электропитания

...возрастания,выходят на реким стабилизации стабилитроны 3.2,13 и 14, под 1 цпоченные к второй входной клемме 3 через резистор 3.5, при этом снача. ла появляется напряжение на стабилитронах 3.3 и 3.4, а затем на стебилитроне 12, зашунтированном резистором 1 1.Так кяк дополнитльный транзистор 8 вначале открыт, то напряжение на стабилитронах 13 и 14 прикладьваегся между затвором и истоком полевсго транзистора 7 и запирает его еще до того, как появится цапрякение между истоком и стоком полевого транзистора 7. Затем, по мере возрастания напряжения питания, появляется напрякение между истоком и стоком вьгходного транзистора 7, Для устранения по- мех от проникновения в это время быстрых изменений напряжения питания ч; - . рез паразитные емкости...

Номер патента: 1531099

Опубликовано: 23.12.1989

Авторы: Андроник, Гремальский

МПК: G06F 11/30

Метки: блоков, микропроцессорных

...на Фиг, 3 - схема Формирователя синхросерий; ца фиг. 4 - схема генератора псевдослучайных тестов; ца Фиг, 5 схема Формирователя псевдослучайной55 последовательности; ца Фиг. Ь - схема блока управления: ца фиг. 7 - Формат команд блока упранлеция; на фиг. 8 - временные диаграммы синхросерий и мека 10 памяти, псевдослучайного тес-та от генератора 8 и очередног о одамарковской последовательности от формирователя 9. Необходимый источникподключается к блоку 1 регистров через блок 5 мультиплексоров. При суперпозиции выбор соответствующих полей задается управляющими кодамицз блока 6 сверхоперативной памяти.Сигналы синхронизации с выхода формирователя 7 подаются на контролируемыймикропроцессорный блок 3 и эталонныйблок 2 через блок 1...