Устройство интегрирования сигналов

Номер патента: 573806

Авторы: Михотин, Чувыкин, Шляндин

ZIP архив

Текст

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических бвеслублик(43) Опублиновано 250977. Бюллетень ЭЙ 35 (45) Дата опубликования описания 2 а 10.77 Гввударвтвваацб авматвтВвввта Мааавтрвв ИСРав ававм аввбрвтвааба атарцтаб(71) Заявитель Пензенский политехнический институт(54) УСТРОИСТВО ИНТЕГРИРОВАНИЯ СИГНАЛОВ Изобретение относится к вычислительной и электроизмерительной технике и может использоваться для решениязадач фильтрации и измерения интегральных характеристик сигналов, 5Известен интегратор напряжений,содержащий ключ и операционный усилитель с емкостной отрицательной обратной связью 11 .Недостатками известного интегратора являются низкая надежность и невы"сокая точность интегрирования.Известен также интегратор, содержащий операционный усилитель с емкостной отрицательной обратной связью, 15аналоговое запоминающее устройство итактовый генератор 12),Недостатком такого интегратораявляется наличие зависимости динамической погрешности от длительности 20цикла преобразования.Цель изобретения - уменьшение ди.намической погрешности.Для этого в устройство интегрирования сигналов, содержащее последовательно соединенные интегратор ианалоговое запоминающее устройство,два последовательно соединенных резистора, включенных между входом ивыходом устройства, и тактовый гене О ратор, введены делитель частоты, ждущий мультивибратор и ключ, включенный между точкой соединения резисторов и входом интегратора, а тактовый генератор через ждущий мультивибратор подключен к управляющему входу ключа и через делитель частоты - к управляющему входу аналогового запоминающего устройства.На чертеже дана электрическая схема предлагаемого устройства.Оно содержит тактовый генератор 1, ключ 2, ждущий мультивибратор 3, интегратор 4 на базе операционного усилителя постоянного тока с емкостной отрицательной обратной связью, аналоговое запоминающее устройство 5, делитель частоты б.Входное напряжение Ов подключено к первому суммирующему резистору интегратора 4, а второй суммирующий резистор интегратора 4 соединен с выходом аналогового запоминающего устройства 5. Общая точка суммирующих резисторов интегратора 4 подключена через ключ 2 к инвертирующему входу операционного усилителя интегратора 4, выход которого подключен к входу устройства 5, Управление ключом 2 осуществляется от тактового генератора 1

Смотреть

Заявка

2346320, 19.04.1976

ПЕНЗЕНСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ

МИХОТИН ВЛАДИМИР ДМИТРИЕВИЧ, ЧУВЫКИН БОРИС ВИКТОРОВИЧ, ШЛЯНДИН ВИКТОР МИХАЙЛОВИЧ

МПК / Метки

МПК: G06G 7/18

Метки: интегрирования, сигналов

Опубликовано: 25.09.1977

Код ссылки

<a href="https://patents.su/2-573806-ustrojjstvo-integrirovaniya-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство интегрирования сигналов</a>

Похожие патенты