Приемник фазоманипулированных сигналов

ОП ИСАНИ Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистицескихРеспублик(43) Опубликовано 25,1) М 04 1 Государственный номитет Совета Министров СССР оо делам изобретений н открытий(45) Дата опубликования описания 11,08,77 2) Авторы изобретен(54) ПРИЕМНИК фАЗОМАНИПУЛИРОВАННЫХСИГНАЛОВ Изобретение относится к радиосвязи иможет использоваться для приема сигналов с фазовой манипуляцией.Известен приемник фазоманипулированных сигналов, содержащий основной блокпамяти, блок сравнения, к входам которого подключены выходы интеграторов, и последовательно соединенные опорный генератор и фазовращатель, выходы которогоподключены к управляющим входам фазовых 1 Одетекторов, на информационные входы которых подан входной сигнал 11,Однако известное устройство являетсянедостаточно помехоустойчивым,Цель изобретения - повышение помехоустойчивости.Для этого в приемник фазоманипулированных сигналов, содержащий основнойблок памяти, блок сравнения, к входам которого подключены выходы интеграторов, щи последовательно соединенные опорный генератор и фазовращатель, выходы которогчподключены к управляющим входам фазовыхдетекторов, на информационные входы которых подан входной сигнал, введены допол- оа нительный блок памяти и два двухполупериодных выпрямителя, входы которых соединены с выходами фазовых детекторов, а выходы соединены с входами интеграторов,при этом выход блока сравнения подключенк управляющим входам основного и дополни"тельного блоков памяти, сигнальные входыкоторых соединены с выходами соответствующих фазовых детекторов,На чертеже представлена структурнаяэлектрическая схема предлагаемого приемника. Приемник фазоманипулированных сигналов содержит основной блок 1 памяти, блок 2 сравнения, к входам которого подключены выходы интеграторов 3,4 и последовательно соединенные опорный генератор 5 и фазовращатель 6, выходы которого подключены к управляющим входам фазовых детекторов 7 и 8, на информационные входы которых подан входной сигнал, дополнительный блок 9 памяти и два двухполупериодных выпрямителя 10 и 11, входы которых соединены с выходами фазовых детекторов 7 и 8, а выходы сое566392 ЦНИИПИ Заказ 251 7/42 Тираж 815 Подписное филиал ППП "Патент", г, Ужгород, ул. Проектная, 4 динены с входами интеграторов 3 и 4, при этом выход блока 2 сравнения подключен к управляющим входам основного 1 и дополнительного 9 блоков памяти, сигнальные входы которых соединены с выходами соответствующих фазовых детекторов 7 и 8,Устройство работает следующим образом.Поступивший на вход приемника сигнал с дискретной фазовой манипуляцией подается на фазовые детекторы 7 и 8. На каж дый из них с фазовращателя 6 одновременно поступают сигналы опорного генератора 5, сдвинутые по фазе наь(р=Кгде2 й- количество фрзовых детекторов, а К - номер фазового детектора.15Двоичная инфо рмация с выхода каждого фазового детектора 7 и 8 поступает на соответ ствующий блок 1 и 9 памяти, где она хранится некоторый интервал времени То Двоичные сигналы с выходов фазовых де текторов 7 и 8 через двухполупериодные выпрямители 10 и 11 поступают на интеграторы 3 и 4, где интегрируются в течение интервала То . В конце этого интервала напряжения с выходов интеграторов 3 и 4 поступают на блок 2 сравнения, который выбирает максимальное напряжение и управляет блоками 1 и 9 памяти.Управление происходит так, что считывание производится с того блока памяти, в котором была записана наиболее достоверная информация, Причем достоверность информации, записанной в блоки 1 и 9 памяти, считывается более высокой в том кана-э 5 ле, в котором имеется наименьшее расхождение между фазами сигнала опорного генератора 5 и принимаемого сигнала, Таким образом, наиболее достоверный канал приемаопределяется в конце интервала длительностью То по максимальному напряжениюна выходе одного из интеграторов 3 и 4,Ф ормула изобретения Приемник фазоманипулированных сигналов,содержащий основной блок памяти, блок сравнения, к входам которого подключены выходы интеграторов, и последовательно соединенные опорный генератор и фазовращатель,выходы которого подключены к управляющим входам фазовых детекторов, на информационные входы которых подан входнойсигнал, о т л и ч а ю ш и й с я тем, что,с целью повышения помехоустойчивостивведены дополнительный блок памяти и двадвухполупериодных выпрямителя, входы которых соединены с выходами фазовых детекторов, а выходы соединены с входами интеграторов, при этом выход блока сравнения порключен к управля.ющим входам основногои дополнительного блоков памяти, сигнальныевходы которых соединены с выходами соответствующих фазовых детекторов,Источники информации, принятые во внимание при экспертизе;1. Шляпоберский Б, И, Основы техникипередачи дискретных сообщений М.,"Связь",197 3 г., с, 18 О.