Дискретный синхронизатор

О П И С А Н И Е,1 ц 516172ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(51) М. Кл.з присоединением заявки Ъе Государственный комите(23) Приоритет Сове нистров СС 3) УДК 621,394.66(088.8) убликовано 30.05,76. Бюллетень ЛЪ 20 изобретенийткрытий о лел та опубликования описани(71) Заявител 54) ДИСКРЕТН НХРОН ИЗАТ радиотехникеиотехническихиеме дискретн о синхр ПОЛОС работает слеи сицхронизатозом.гнал поступаети регенератортгнал восстана Дискретньдующим обр Входной стель записи 7 входной ца распредели 7. В регенератоое вливается с поИзобретение относится к имжет использоваться в рад импульсных системах при пр ой информации.Известен дискретный синхронизатор, содержащий последовательцо соединенные задающий генератор, схему добавления-вычитания, делитель частоты, фазовый дискриминатор, к другому входу которого подключен входной блок, и реверсивный счетчик, выходы которого подключены к входам схемы добавления-вычитания и задающего генератора, кроме того, выход делителя частоты подключен к одному из входов регенератора.Однако в известном дискретном оцизаторе не сохраняется постоянная а подстройки фазы.Цель изобретения - сохранение постоянной полосы подстройки фазы,Для этого в предлагаемый синхронизатор введены распределитель записи, блоки памяти ч узел усилителей-ограничителей, при этом выходы распределителя записи через соответствующие блоки памяти подключены к входам узла усилителей-ограничителей, выход которого подключен к входу входного блока, вход распределителя записи соединен с входом регенератора, а дополнительный выход реверсивного счетчика подключен к управляощему входу задающего генератора, выход которого подключен к синхронизирующим входа м блоков п а мяти.На чертеже приведена структурная схема предлагаемого дискретного синхронизатора.Дискретный синхронизатор содержит последовательцо соединенные задающий генератор 1, схему добавления-вычцтацця 2, делитель ча. стоты 3 и фазовый дискриминатор 4, и другому входу которого подключен выход входного блока 5, а также реверсивный счетчик 6, выходы которого подключены к входам схемы добавления-вычитания 2, регенератор 7, один из входов которого подключен к выходу делителя частоты 3, и распределитель записи 8, выходы которого через соответствующие блоки памяти 9 подключены к входам узла усилителей-ограничителей 10, выходом подключенного к входу входного блока 5. Вход распределителя записи 8 соединен с выходом регенератора 7, а дополнительный выход реверсивного счетчика 6 подключен к управляющему входу задающего генератора 1, выход которого подключен к сцнхронцзирующцм входам блоков памяти 9.мощью синхроимпульсов с делителя частоты 3 до нормированной длигсльности и поступает на выход дискретного синхронизатора.Распределитель записи 8 в моменты прихода фронтов входных посылок поочередно записывает в блоки памяти 9 фазу приходящего сигнала, которая запоминается блоками памяти 9. Число блоков памяти 9 нечетное.В узле усилителей-ограничителей 10 импульсы с блоков памяти складываются, усиливаются и поступают во входной блок 5, Входной блок 5 выделяет импульсы фронтов поступающих импульсов и выдает их на фазовый дискриминатор 4, который с помощью импульсов с делителя частоты 3 определяет величину и знак расфазировки между синхроимпульсами и входными посылками. Импульсы расфазировки с фазового дискриминатора 4 усредняются реверсивным счетчиком 6 и поступают на схему добавления-вычитания 2 для корректировки фазы синхронизирующих импульсов, которые получаются от деления частоты задающего генератора 1 делителем ча. стоты 3.Если частота задающего генератора 1 отличается от частоты манипуляции входного сигнала, то с реверсивного счетчика 6 на задающий генератор 1 поступает сигнал, нодстраиваюшнй частоту задающего генератора 1.Формула изобретенияДискретный синхронизатор, содержащийпоследовательно соединенные задающий генератор, схему добавления-вычитания, делитель частоты, фазовый дискриминатор, к другому входу которого подключен входной блок, и реверсивный счетчик, выходы которого подключены к входам схемы добавления-вычитания и задающего генератора, кроме того, выход делителя частоты подключен к одному из входов регенератора, о т л и ч а ю щ и й с я тем, что, с целью сохранения постоянной полосы подстройки фазы, введены распределитель записи, блоки памяти и узел усилителей- ограничителей, при этом выходы распределителя записи через соответствующие блоки па мяти подключены к входам узла усилителейограничителей, выход которого подключен к входу входного блока, вход распределителя записи соединен с входом регенератора, а дополнительный выход реверсивного счетчика 25 подключен к управляющему входу задающего генератора, выход которого подключен к синхронизирующим входам блоков памяти,Составитель А. КузнецовРедактор Е. Караулова Техред Т, Курилко Корректор Р. ЮсиповаЗаказ 1584,4 Изд. М 1436 Тираж 1029 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и огкрытии13035, Москва, Ж, Раушская наб., д, 4 5 Типография, пр. Сапунова, 2