Оперативное запоминающее устройство

О П И С А Н И Е п 11 5434ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республикб 1) Дополнительное к 22) Заявлено 30.12,74 (21) 20891582 М. Кл. 6 11 С 11,00 присоединением заявки Ю Государственный комитет Совета Министров СССР по делам изобретенийн открытий 23) Приоритет 53) УДК 681.327.2(088.8) 5.05.76. Бюллетень Ь Опуол иков Дата опуб вания описания 11.08 72) Авторы изобретения оров, Г. Я, Коган, С. Н. Диго и Б. А и 71) Заявител 54) ОПЕРАТИВНОЕ ЗАГ 1 ОМИНАЮ ТРОЙСТВИзобретение относится к вычислительной технике и предназна чено для использования в системах понятия,ЗЦЬМ.известные оперативные запоминающие устройства, содержащие регистр адреса, соединенный соответственно через дешифратор адреса и непосредственно с основным накопителем и олоком запоминания ассоциативных признаков, управляющий вход которого через соединенные последовательно блоки у.правления и контроля подключен к блоку разрядных цепей, связанному с основанным и резервным накопителями, не имеет повышенного быстродеиствия и надежности раооты, обусловленными необходимостью 1 в случае неисправности) тратить время на считывание адресов резервных чисел и излишней избыточностью из-за хранения этих адресов.Отличием описываемого устройства является то, что оно содержит элемент ИЛИ, подключенный к индикаторным выходам блока запоминания ассоциативных признаков, соединенным со входами резервного накопителя, а выход элемента ИЛИ подключен к управляющему входу дешифратора адреса, Это позволяет повысить быстродействие и надежность работы устройства.На чертеже показана блок-схема описываемого устройства.Оно содержит регистр адреса 1 с адресным входом 2, дешифратор адреса 3, блок запоминания ассоцпативньх признаков ч, основнои накопитель о, элеменг ИЛИ о, олок управления (, резервныи накопитель ь, олок коигроля о, инрормационныи вход 10 и олок разрядных цепеи т 1.ь режиме ,запись или Считывание информации код адреса запрашиваемого числа основного накопителя 5 подается на адресныи 10 вход 2 и запоминается в регистре адреса 1,ход адреса с выходов регистра адреса 1 подается на дешифратор адреса 3 и на соответствующии вход блока запоминания ассоциативных признаков 4. Дешифратор адреса 15 3 выоирает требуемое число в основном накопителе 5, 1 три этом в режиме Запись информация посту пает на информационный вход 10 и через олок разрядных цепей 11 запи ывается в выоранное число основного на 2 о копителя о, а в режиме Считывание, еслиблок контроля 9 не обнаружил ошибки, информация считывается из выбранного числа основного накопителя 5 через блок разрядных цепей 11.25 В случае, если при считывании информациииз основного накопителя 5 блок контроля 9 обнаружил ошибку, то выдает сигнал на блок управления 7, который в свою очередь выдает сигнал на запись, когда адресанеисправнозо го слова из регистра адреса 1 в блок запоми. Т а В. Петрова нишева едакт Изд. М 1521 осударственного комитет по делам изобретений 13035, Москва, )К, Рауш8337 15 НИИПИ Г ПодписноеССР и аак каз Совета Минисароткрытийкан наб., д. 4 5 ографии, го. Сап 5 нов нания ассоциативных признаков 4 (блок 4 запоминает неисправные адреса последовательно).Таким образом, запоминается код адреса неисправного слова основного накопителя 5.В дальнейшем при установке какого-либо кода адреса на регистре адреса 1 код адреса подается одновременно во все слова блока запоминания ассоциативных признаков 4. Если ни один из кодов адресов, хранящихся в блоке запоминания ассоциативных признаков 4, не совпал с пришедшим кодом адреса, то дешифратор адреса 3 выбирает соответствующее число в основном накопителе 5. Если в одном из слов блока запоминания ассоциативных признаков 4 хранящийся код адреса и пришедший код адреса совпали, на индикаторном Выходе этОГО слова появл 55 стс 5 сиГ- нал, который выбирает число из резервного накопителя 8 и одновременно подается через элемент ИЛИ 6 на управляющий вход дешифратора адреса 3, запрещая тем самым выбор неисправного слова в основном накопителе 5.Тем самым, при обращении к неисправному слову основного накопителя 5 происходит обращение к исправному слову резервного накопителя 8. Следует отметить, что резервный накопитель 8 является неотъемлемой частью основ,ого накопителя 5, так что не треб ется никаких дополнительных цепей управления опера тивного запоминающего устройства. Форм 5 ла изобретения 10Оперативное запоминающее устройство, содержащее регистр адреса, соединенный соотВетственно через дешифратор адреса и непосредственно с основным накопителем и бло 1 д коы запоминания ассоциативньЗх признакОВ,управляющий вход которого через соединенные последовательно блоки правлсния и контроля подключен к блоку разрядных цепей, связанному с основным и резервным накопи телями, отлич ающееся тем, что, с цельюповышения быстродействия и надежности работы устройства, оно содержит элемент ИЛИ, подключенный к индикаторным выходам блока запоминания ассоциативных при знаков, соединенным с входами резервного накопителя, а выход элемента ИЛИ подключен к угравляющему Входу дешифратора адреса.