Устройство для получения дискретной сетки частоты

ОП ИСАН И Е ИЗОБРЕТЕЬ КЯ Сооз Советскх Социалистических Ростубоин1) 71434 ОО 5) М. Кл.з 2) аявлено 18.01 21 рисоедн еннем осударственныи комитет ооета Министров СССР по лолам изобретений риорите 3 Опубликовано 15.04.7 оллетень М 53) УДК 621.373 А 2(088.8) крытии 28.05 опубликования а исани 72) Автоз, обрете; А. Л. Фрег.ов, Е, Л. Хотхс;1, Г, , "с:;зс: В Иълног 1 Я Г;1. 7) Згвтол 4) УСТРОЙСТВО ДЛЯ ОЛУЧАСТ 15225 0 61) Дополтелое и ав Изобретение относится к радиотехнике и может использоваться в устройствах диапазоннокварцевой стабилизации частоты (гетеродинах приемников, возбудителях передатчиков и др.).Известно устройство для получения дискретной сетки частот, содержащее опорный генератор, делители частоты и сумматоры, образующие систему с идентичными декадами.Однако в известном устройстве невозможно получить достаточно высокую частоту сетки без существенного усложнения конструкции устройства.Цель изобретения - повышение частоты сетки без существенного усложнения конструкции устройства.Это достигается тем, что в предлагаемом устройстве в качестве сумматоров использованы линии задержки, соединенные с делителями частоты, и применены электронные коммутаторы, сонхронизированные частотой опорного генератора, служащие для развертки во времени процесса формирования выходных сигналов с многократным использованием для этой цели одних и тех же сумматоров.На чертеже приведена функциональная схема предлагаемого устройства, содержащего опорный генератор 1, выход которого соединен с объединенными входами делителей 2 - 4 частоты, причем выход делителя 2 соединен с одним из входов электронного коммутатора 5, выход делителя 3 - с входом умножителя часНИЯ ДИСКРЕТНОЙ СЕ тоты 6, выходы делителя 4 - с управляющими входами электронных коммутаторов 5, 7, умножителя частоты 6. К выходу умножителя частоты 6 подключены последовательно соединенные смеситель 8, делитель 9 частоты, линия задержки 10, выход которой подключен к другому входу электронного коммутатора 5, Выход коммутатора 5 подключен к второму входу смесителя 8, выходом своим также соединенного с входом электронного коммутатора 7, выход которого через запоминающии блок 11 соединен с выходом устройства,Устройство работает следующим образом, Весь процесс образования частоты разбивается на гг тактов, где п - число декадный рукояток установки частоты (а чертеже не показаны), управляющих умпожителем частоты 6, определяется требуемым шагом сетки частот. Умножитель частоты 6 управляется также тактовыми импульсами с периодом т, поступающими с делителя 4. на вход которого также как и на входы де,птелей 2, 3 сигнал поступает с опорного генератора 1.Кроме того, с делителя 4 на электронный коммутатор 5 поступают те же тактовые импульсы и с другого выхода - импульсы цикла с периодом пт;, а на электронный коммутатор 7 - импульсы цикла с периодом ггто и смещенные во времени импульсы цикла также с пе оиодом гто.Линия задержки 10 с510768 оставителв Г, Теплова Техред Т. Лященко орректор Е, Рожко Редактор ина Заказ 1165/15ЦНИИП Изд. Мз 1281 осударственного комитета по делам изобретений3035, Москва, Ж 35, Раушс Тираж 1029Совета Министоткрытийкая наб., д. 45 нисно в С Типография, пр. Сапунова, 2 на ее вход сигнал на время, равное то, Электронный коммутатор 5 коммутируется тактовыми импульсами и импульсами цикла так, что на вход смесителя 8 в течение первого такта с делителя 2 подается сигнал вспомогательной частоты, а в течение остальных тактов - сигнал с выхода линии задержки 10. Электронный коммутатор 7 коммутируется импульсами цикла и смещенными импульсами цикла так, что сигнал с выхода смесителя 8 попадает на вход запоминающего блока 11 только во время и-го такта и производит автоматическую подстройку его частоты. В результате на выходе устройства действует непрерывный во времени сигнал с частотой, определяемой составляющими частотами, зависящими от положения декадных рукояток,Формула изобретения Устройство для получения дискретной сеткичастот, содержащее опорный генератор, дели тели частоты и сумматоры, образующие систему с идентичными декадами, о т л и ч а ю щ е ес я тем, что, с целью повышения частоты сетки без существенного усложнения конструкции устройства, в нем в качестве сумматоров ис О пользованы линии задержки, соединенные сделителями частоты, и применены электронные коммутаторы, синхронизированные частотой опорного генератора, служащие для развертки во времени процесса формирования вы ходных сигналов с многократным использованием для этой цели одних и тех же сумматоров.