Дешифратор сменно-качественных кодов

(23) ПриоритетОпубликовано 30.11,75, Бюллетень44Дата опубликования описания 19,02.76 1) М, Кл, Н 03 с 19/02 Государственнмр комитет авета Министров ИОРо делам изобретений. А. Трон 1) Заявитель 54) Д ЕШ И ф РАТО ЕННО-КАЧЕСТВЕННЫХ КОДО Изобретение относится к импульсной технике и может быть использовано в устройствах приема, обработки и выдачи информации,Известен дешифратор сменно-качественных 5кодов, содержащий входные шины управления и ступени дешифрации на тиристорах,управляющие электроды которых подсоединены к одной из входных шин управления иобщей шине соответственно через конденсаторы и резисторы.Недостатками известного дешифратора являются большая потребляемая мощность инизкая надежность работы.Цель изобретения - уменьшение потребляемой мощности и повышение, надежности дешифрации импульсов,Для этого в каждой ступени дешифрациидополнительно установлены тиристор, элемент ИЛИ и схемы запрета, причем катоды 20основного и дополнительного тиристоров подключены к входам элемента ИЛИ и к противоположным схемам запрета, включеннымпоследовательно с основным и дополнительным тиристорами, управляющие входы схемзапрета объединены и соединены с другойвходной шиной управления, а управляющийэлектрод дополнительного тиристора подключен к управляющему электроду основного тиристора. 30 На чертеже изображена блок-схема одной из ступеней дешифрации для трех входов управления и кратности резервирования, равной двум.Дешифратор состоит из входов 1, 2, 3 управления, тиристоров 4, 5, схем 6, 7 запрета, конденсатора 8, резистора 9 и элемента ИЛИ 10.Дешифратор работает следующим образом.При подаче на входы управления последовательности импульсов, например, Увхь Увх 2 /Вх 3) после подачи импульса Увх 2 на второй вход, происходит заряд конденсатора 8, вследствие чего в этой цепи возникает короткий импульс тока, открывающий оба тиристора 4 и 5.Сигнал на один из тиристоров поступает через схему запрета, управляемую другим тиристором, и наоборот. В исходном положении, коммутирующие элементы обеих схем 6 и 7 запрета находятся в положении, когда сигнал с входа 1 дешифратора в виде прямоугольного импульса напряжения поступает к обоим тиристорам. Пусть в начальный момент сопротивление коммутирующей цепи схемы 7 запрета оказалось меньше, чем сопротивление коммутирующей цепи схемы 6 запрета. Это означает, что при равных параметрах всех характеристик тиристоров 4 и 5 тиристор 5 откроется раньше, чем тиристор4, При своем открытии тиристор 5 управляет схемой 6 запрета, исключающей отпирание тиристора 4, и формирует на выходе импульс напряжения.После окончания на входе 1 импульса напряжения, поданного на дешифратор, схема возвращается в исходное положение, соответствующее замкнутому состоянию коммутирующей цепи. Однако при возврате схемы 6 запрета в первоначальное состояние сопротивление ее коммутирующей цепи не будет равным первоначальному, а будет отличаться от него в большую или в меньшую сторону. Это происходит вследствие естественного разброса параметров коммутирующих цепей при их размыкании и замьпсании. Если при замыкании цепи схемы 7 запрета ее сопротивление уменьшается, то при поступлении следующего импульса опять срабатывает тири- стор 5. Если ее сопротивление возрастает, то сработает тиристор 4. В последнем случае тиристор 4 откроется, приведет в действие схему 7 запрета и сформирует на своем выходе импульс. Так как при возвращении в свое первоначальное положение схемы 6 и 7 запрета случайно меняют свои проводимости, тиристоры 4 и 5 также случайно реагируют на входные импульсы, формируя на своих выходах бинарную последовательность случайных импульсов. Эти импульсы, суммируясь в элементе ИЛИ 10, дешифрируют однозначно каждую пару входных импульсов У и Увх 2Все ступени дешифрации работают аналогично. Так как на каждую входную комбинацию включается только один тиристор из каждой ступени, общая мощность, потребля 5 10 15 20 25 30 35 емая дешифратором, не зависит от кратности резервирования, и долговечность ступени в идеальном случае равенства параметров тиристоров увеличивается в два раза,В случае возникновения пробоя одного из тиристоров в каждой резервированной ступени отказа ступени не происходит, так как наличие в цепях тиристоров схем запрета, обладающих большим сопротивлением в запертом состоянии, исключает возникновение перегрузок по току, что повышает надежность устройства, Описываемое устройство может быть реализовано при любой кратности резервирования тиристоров,Предмет изобретенияДешифратор сменно-качественных кодов, содержащий входные шины управления и ступени дешифрации на тиристорах, управляющие электроды которых подсоединены к одной из входных шин управления и общей шине соответственно через конденсаторы и резисторы, отличающийся тем, что, с целью уменьшения потребляемой мощности и повышения надежности работы, в каждой ступени дешифрации дополнительно установлены тиристор, элемент ИЛИ и схемы запрета, причем катоды основного и дополнительного тиристоров подключены к входам элемента ИЛИ и к противоположным схемам запрета, включенным последовательно с основным и дополнительным тиристорами, управляющие входы схем запрета объединены и соединены с другой входной шиной управления, а управляющий электрод дополнительного тирвстора подключен к управляющему электроду основного тиристора,