Частотно-фазовый компаратор

пц 484621 Союз Советских Социалистических Республик(23) ПриоритетОпубликовано 15.09.75. Бюллетень34Дата опубликования описания 22.12 75 1)М, Кл, НОЗд 13 сударствениыи иоь итет вета Мииистрав СССР(088.8) по делам изаоретеи и открытий 2) твторы изобретения А, В, Буравцев и Е. Е. такаре(54) ЧАСТОТНО-ФАЗОВЪй КОМПАРАТ Ком фаз и пульсо тике и стройк лизациггеров 1, 2 и 3, два режима раот и режим сравближении частот переходит от реежиму сравнения паратор п частот дв в и может радиотех и частоты и синхрон Комп схем И боты: р пения компар жима фаз. аратор состоит из т - НЕ 4 - 8 и имеет ежим сравнения час фаз, Причем при с атор автоматически равнения частот к р схема частотноажена на чертеже иальн ра изо едназначен для сравнения х последовательностей имнайти применение в автомаике в устройствах автоподи фазы, устройствах стабизации скорости и т. д. Известные частотно-фазовые компараторы,содержащие схемы И - НЕ, фазовый и дваблокирующих триггера, не обеспечивают высокой точности сравнения.В целях повышения точности работы впредлагаемом компараторе входы фазовоготриггера подключены к клеммам источниковконтролируемой и эталонной частоты и к 15входам двух схем И - НЕ, вторыс входы которых соединены соответственно с единичным и нулевым выходами фазового триггера,выходы - с первыми входами блокировочпыхтриггеров. Нулевые выходы последних соедииены с их вторыми входами через третью схему И - НЕ, а единичные выходы соответственно - с первыми входами четвертой и пятой схем И - НЕ. При этом второй вход пятой схемы И - НЕ соединен с выходом четвертой схемы И - НЕ, второй вход которойподключен к нулевому выходу фазового триггера,Принцип ая фазовогокомпарато бр 30 11 ри превышении частоты эталонного сигнала над контролируемым обязательно возникает состояние, при котором в промежутке между поступлением на вход двух импульсов контролируемой частоты на вход подаются два импульса эталонной частоты. Первый импульс устанавливает выход 9 фазового триггера 1 в состояние 1 (высокий уровень напряжения), подготовив схему И - НЕ 5 к прохождению второго импульса, Второй импульс с выхода схемы 5 поступает на вход 10 блокирующего триггера 3. При этом выход 11 триггера 3 устанавливается в состояние О (низкий уровень напряжения), блокируя работу схемы И - НЕ 8. В результате выход компаратора устанавливается в состояние 1, выдавая сигнал о превышении эталонной частоты над контролируемой. В этом состоянии компаратор находится до тех пор, пока в промежутке между поступлениями двух импульсов эталонной частоты на вход не поступят два импульса контролируемой частоты. При этом происходит опрокидывание блоки)аб, л. 4,5 ааз 3113 18 Из)ь ЛЪ 17)1 осуяарствснного комитсга но леда) изобретении Моск)а, Л(.35, Рау)иска)ИИПИ ипогра(и 5), ир Сап) нова, 2 рующего триггера 2 и сигналы с выходов 12 и 13 триггеров 2 и 3 через схему И -- НЕ 6 устанавливают триггеры 2 и 3 в исходнос состояние, при котором нд их выходах 1 и 1 появляется уровень 1. Ко(3 пар(тор переходит от режима сравнения частот к режиму сравнения фаз. Поскольку при этом (д схемы И - НЕ 7 и 8 с выходов 11 и 14 триггеров 2 и 3 подан разрешающий сигнал 1, то выход компаратора повторяет состояние выхода 9 триггера 1. Длительность Выходных импульсов пропорпионалы а фязовому с)п)пгу сравниваемых частот.При превышении частоты контролируемого сигнала над эталонным комЯраОр рябо(нет аналогично, начиная с установки Выхо,(д 15 триггера 1 в состояние .Предмет изобретеняЧ я с т 0 т н О. ф д 3 0 В ы Й 1" 0 м п я р я 1 О р, с 0 д с р ж (3 и ( и й схемы И . НЕ, фазовыйдвд блокрю(ц 1 х тр 11 С,)д, о т л и ч а ю щ и Й с я тем, чо, с цс ,1 ь 10 н 01)ышсни 51 точности е 0 работы, Входы фдзоьч)го триггера подключены к клеммам Сто:1 икон ко)1 трол)рус)ой и эталонной чд)стоп 1 к Входам ых с.см И - Н 1, к Вто) ы 1)х 07(дъ котОРВ 1 х полк.110 чс 1(ы с 001 Всз с 1- 13 С 11 0 С 3 И Н 31 11 Ы 11 И и , (. 3 0 Й В Ы ХО Л Ы ф Я 3 0 В 0 ГО триггера, д к выходам - первые входы бло Окировоньх триггеров, пулевые Выходы которых соединены с их Вторыми хода( Через 1 рстью схс 3 у 11 НЕ, д сдВи:(ныс Выходы СОО 3 С ГС)С 11 О С 1)СРЬЬ)1 3)Ход(3.5(1 (.ТВСР.то51 Ой схем 11 - Н 1;,): этом В)оров 13 х Од 1151 10 Й с х с ты 1 1 11 1; с 0 с и 1 н сс и ы х 0- дом с)Ортой схемы 11 11, В):)ро хол КООР ОЙ 1 0:(1,11010К 1,1 (ВО М 3 Ы ХО.(У3:30.3,)р 1 1 (. р Я,