Приемный стартстопный распределитель

(61) Дополнительно авт. свеид-ву Н 041 13/14 2) Заявлено 13.08,73 (21) 1954898/26-9 с присоединением заявкиГосударственный иомите 3) Приоритет Совета Министров Сло делам изобретени открытий 621,394,6. Бюллетень26 описания 11.11.75 Дата опубликован 72) Автор изобрстения Г ол гоп 71) Заявитель РИЕМНЫЙ СТАРТ-СТОПНЫЙ РАСПРЕДЕЛИТЕ Изобретение относится к области дискретных систем связи.Известен приемный старт-стопный распределитель, содержащий задающий генератор, схемы И, делитель, триггер, формирователь и регистр ком би и аци й.При использовании в линиях связи нестабильных генераторов или в случае неточной настройки частоты приемного распределителя уменьшается достоверность принимаемого сообщения вследствие уменьшения исправляющей способности приемного устройства. В известном распределителе для повышения достоверности принимаемого сигнала старт-стопных передач оператор вынухкден вручную изменять модуль делителя с помощью переключателей,В целях расширения функциональных возможностей путем автоматизации процесса изменения модуля делителя в предлагаемый распределитель введены дешифратор совпадения, реверсивный счетчик и дешифратор записи. Сигнал Пуск через дешифратор записи, реверсивный счетчик, первый вход и выход дешифратора совпадения подается одновременно к входу формирователя и входу делителя, выход которого подключен к второму входу дешифратора совпадения.На чертеже показана функциональная схема предлагаемого распределителя. Распределитель содержит задающии генератор (ЗГ) 1, схемы И 2 и 3, делитель 4, дешифратор совпадения 5, реверсивный счетчик б, дешифратор записи 7, формирователь 8,5 триггер 9 и регистр комбинаций 10.В начальном состоянии триггер 9 запрещаетпрохождение импульсов ЗГ 1 через схему И 2 на делитель 4. При появлении старт-стопного перепада триггер опрокидывается и импуль сы ЗГ начинают поступать на делитель. Получаемые в делителе числа последовательно сравниваются с помощью дешифратора совпадения 5 с числом, находящимся в реверсивном счетчике 6. При совпадении этих чисел дешиф ратор 5 формирует сигнал, который возвращает в исходное состояние делитель, а также поступает в формирователь 8, где используется для получения последовательностей импульсов стробирования элементарных посылок 20 сигнала (Р), продвижения информации врегистре комбинаций 10 (Р,) и окончания приема передачи (Рп)Запись числа в реверсивный счетчик 6 осуществляется вручную с помощью переключа 2 д теля Диапазон, сигнала Пуск и дешифратора 7 или автоматически путем подачи нужного числа импульсов на вход Добавление (Вычитание) реверсивного счетчика.Перед началом работы в реверсивный счет чик вручную записывают число, которое при-ПусьЯ пБадлрниеб --- , ы елалир5 . --Биюции Мчлбьиад кпм 3 инпцЮ параллрльнпйФпрмр тавитель И. Черня ехред Т, Курилко Редактор янкова рректоры: А. Денискина и А. Галахова аказ 2413712 Изд, Ме 1619 ЦНИИПИ Государственного коми по делам изобретен Москва, Ж.35, РаушТираж 740тета Совета Министий и открытийская наб., д. 4/5 ПодписнСССР пография, пр. Сапунова перемножении на длительность периода ЗГ приблизительно дает значение длительности элементарной посылки сигнала. В дальнейшем, подавая импульсы на вход Добавление (Вычитание) реверсивного счетчика, добиваются того, чтобы длительности элементарных посылок приемного и передающего распределителей отличались одна от другой на величину, не превышающую периода ЗГ. Эти импульсы можно получить, например, с выхода специального устройства определения расхождения частот приемного и передающего распределителей (частотный или фазовый дискриминатор).С помощью импульсов Р, поступающих на вход схемы И 3, производится определение полярности элементарных посылок приходящего сигнала. Сигнал Р, используется для продвижения 1 и 0 в регистре комбинаций 10, а сигнал Р - для установки триггера 9 в исходное состояние. Предмет изобретения Приемный старт-стопный распределитель,содержащий задающий генератор, подключенный через первый вход и выход первой схемы И к первому входу делителя, к второму входу которого через первые вход и выход триггера подключен первый выход формирователя, под соединенного вторым и третьим выходами соответственно к первому входу второй схемы И и первому входу регистра комбинаций, выход которого является выходом приемного старт-стопного распределителя, причем сигнал 10 старт-стопного перепада через вторые вход ивыход триггера подсоединен к второму входу первой схемы И, а информационный сигнал через второй вход и выход второй схемы И подключен к второму входу регистра комбина ций, отличающийся тем, что, с цельюрасширения функциональных возможностей, в него введены дешифратор совпадения, реверсивный счетчик и дешифратор записи, причем сигнал Пуск через дешифратор записи, 20 реверсивный счетчик, первый вход и выход дешифратора совпадения подается одновременно к входу формирователя и третьему входу делителя, выход которого подключен к второму входу дешифратора совпадения.25