Устройство вывода данных с запоминающего устройства

ОПИСАНЙЕ ИЗОБРЕТЕНИЯ 1 и) 474 ООО Союз Советских Социалистических(23) ПриоритетОпубликовано 14.06,75. Бюллет д-ву4029/18-10о 51) М. 1 л, 6 061 3/ Государственный комитетСовета Ииннстров СССРпо делам изобретенийи открытий нь53) УДК 681.327(088.8 Дата опубликования описания 08.09(71) Заявитель 54) УСТРОЙСТВО ВЫВОДА ДАННЫХС ЗАПОМИНАЮЩЕГО УСТРОЙСТВА Изобретение относится к вычислительной технике.Известны устройства вывода данных с запоминающего устройства с относительным перемещением носителя записи и преобразователя, выполняющие функцию корректирования временного масштаба потока информации, поступающего, например, с запоминающего устройства, содержащего согласующий регистр, буферный регистр и схему управления.В известных устройствах запрещается перевод информации с согласующего регистра в буферный до тех пор, пока це будет закончен перевод информации с запоминающего устройства в согласующий регистр, что снижает быстродействие устройства в целом.Для увеличения быстродействия при переводе информации с согласующего регистра в буферный в предлагаемое устройство дополнительно введены устройства задержки и схема И с подсоединенной к ее выходу входом триггера, другой вход которого связан непосредственно с шиной тактовых сигналов и через устройство задержки с первым входом схемы И, соединенной через второе устройство задержки с выходом триггера, причем другой выход триггера связан с согласующим регистром, а второй вход схемы И через два устройства задержки соедшен с буферным регистром и шиной сигналов считывания. На чертеже изображен вариант схемы описываемого устройства, содержащего согласующий регистр 1, буферный регистр 2, триггер 3, схему И 4, устройства 5, 6, 7, 8 за держки сигналов, шины 9 сигналов информации, шину 10 тактовых сигналов, шину 11 сигналов сштывация, и шины 12 приемника информации.Шины 9 и 10 связывают предлагаемое уст ройство с запоминающим, а шццы 11 и 12 -с приемником информации.Работает устройство следующим образом.Сигналы информации с запоминающего устроцства по ивам 9 постмпают в согласхо щий регистр 1. Одновременно тактовые сигналы, поступаюц 1 ие цо вице 10, запускают устройство 5 задержки ц переводят триггер 3 в состояние, запрещающее перевод информации из согласующего регистра 1 в буферный 20 регистр 2. Сигналы считывания, поступающиес шиц 11, независимо от тактовых сигналов переводят информацию из буферного регистра 2 ца шины 12 приемника информации и одновременно запускают у стройство 8 задержки, 25 Устройство 8 задержки через схему И 4при наличии разрешающего сигнала ца ее втором входе перебрасывает триггер 3 в первоначальное состояние, разрешающее перевод информации из согласующего регистра 1 30 в буферный регистр 2. В случае запрещаюи 1 еРедактор С. Хейфиц Корректор Л. Ко,ава Заказ 21913 зд. М 1509 Тираж 679 Подписное 1,111 П осударствснпого комитета Совета Мииистров СССР по дслаз 5:зобретений и открытий оскьа ЯРамп 5 ска 5 иай. ь 4 5Т 5 нографии, пр. Сапунова, 2 го потешпала па втором вхопе схсмы И а устройство 8 задержки запускает устройство, задер 21(к 11, сигна,1 иа выход 1(оторого п 05:151. стся и то х 1 у м О.спту, 1(огда действ и с 3 вире. щающего сигнала па втором вход схемы И 4 з 1 коип 1 тся и станет возм 01 кп 111 ис)Сорос триггера 3. Триггер 3 от двойного срабать 1 вания, как От устоойства 7, тги и 0 г устол 1 с 1 В 8, защищен устройством 6 задержки, которсс после первого срабатывания триггера 3 ооеспечивает сигнал запрета необходимой длительности на входе схемы И 4. Предмет изобретенияУстройство вывода данных с запоминающего устройства с относительным перемещением носш,еля записи и преобразователя, содержа", е согласуюипй регистр, буфсркый регистр 1 устройство управления, отличаюп;сес 5 тем, что, с цельювеличсиия быстродсйстви: 5 в него введены устро 1;ст за, р;(ки и схема11 С и ОДСО С;1111101111011 ( ее вы ходу В ХОДЮ м триггера, др вой вход которого связан пепосрсдстьеипо с шгнои г(ктов 1 х сигналов и через устройство задержки с первым входом 10 схемы И, соединенной через второе устройство задержки с выходом триггера, причем другой выход триггера связан с согласующим регистром, а второй вход схемы И через два устройства задержки соединен с буфер иым регистром и шиной сигналов С 1 итыва;ия.