Анализатор спектра

Номер патента: 1396082

Опубликовано: 15.05.1988

Авторы: Егоренко, Маркович, Скакунов

МПК: G01R 23/16

Метки: анализатор, гармоник

...поступающим на его вход. После заполненияЗУ включают режим считывания. Приэтом переключается коммутатор 15, ЗУвключается в режим считывания, а также включается формирователь 17. Импульсы считывания через коммутатор15 поступают на формирователь 16 исчетчик 19. Формирователь 16 вырабатывает импульсы стробирования ЗУ, а 25счетчик 19 - адреса считывания. Происходит считывание записанной в ЗУреализации сигнала. Считывание осуществляется до тех пор, пока адресочередной считываемой точки не сравняется с кодом, поступающим из блокапамяти длины реализации. При равенстве кодов сигнал на выходе схемысравнения становится равным 1, всчетчик 9 с начальной установкой заносится иэ блока 10 памяти длины выборки число, при этом длительностьсчитывания...

Номер патента: 773458

Опубликовано: 23.10.1980

Автор: Черкасов

МПК: G01K 13/08

Метки: бесконтактного, вращающихся, машин, преимущественно, температуры, элементов

...устройства.Устройство измерения параметроввращающихся элементов машин содержит вращающийся и неподвижный блоки,которые соответственно содержат датчик 1 измеряемого параметра, ограничительное сопротивление 2, индуктивность 3, варикап 4, фотоварикап 5, 15светодиод 6, неподвижную индуктивность 7, генератор 8 высокочастотных колебаний, фотосопротивление9, преобразователь 10 сопротивлениеток, регистратор 11 и светодиод 12, 2 ОУстройство работает следующимобразом.Вращающийся блок устройства представляет собой резонансный колебательный контур, собственная резонансная частота которого определяется индуктивностью 3, варикапом 2и фотоварикапом 4. Благодаря индук-тивной связи катушек 3 и 7 в контуре возбуждаются колебания частоты,...

Номер патента: 428389

Опубликовано: 15.05.1974

Авторы: Зеленков, Рил

МПК: G06F 17/17

Метки: анализатор, времени, масштабе, реальном, спектра, цифровой

...част 1 и спектра, блок вычитания 14 - в канале накопления вещественной части спектра и сумматор 16 - в канале накопления мнимой части спектра.Арифметическое устройст 1 во имеет четыре входа и два выхода. На первый вход - вход блоков умножения 10 и 11 - подаются числа с выхода ОЗУ 8, на второй вход - вход блоков умножения 12 и 13 - числа с выхода ОЗУ 9, на третий вход - вход блоков умножения 11 и 13 - числа с выхода ПЗУ 16 выборок созО (О"0(21) и на четвертый вход - вход блоков умножения 10 и 12 - числа с выхода ПЗУ 17 выборок в 1 пО(0(0(2 л), С первого выхода - выхода блока вычитания 14 - числа, представляющие собой выборки вещественной части результата перемножения, поступают на сумматор б, а со второго выхода - выхода сумматора 16 -...

Номер патента: 427447

Опубликовано: 05.05.1974

Авторы: Андрианов, Рыбалко, Таргон

МПК: H03L 1/00

Метки: балансным, гетеродин, преобразователей, смесителем

...резистор 7 подключена к эмиттеру второго транзистора. В схему введен дополнительный транзистор 8; его эмиттер заземлен, база связана с вторым отводом делителя, а коллектор подключен ко второй точке колебательного контура, которая посредством конденсаторов 9 и 10 соответственно заземлена и соединена с базой транзистора 1, а через балластный резистор 11 подключена к источнику питания 12, Коллектор транзистора 2 подсоединен к выходной клемме устройства, Через резистор 7 обеспечивается подача смещения в базовую цепь транзистора 1 с одновременной стаоилизацией режима за счет обратной связи по постоянному току. Нежелательная связь по427447 редмет изобретени теродин для преобразователей ссмесителем, выполненный на двух Составитель Л....

Номер патента: 1800618

Опубликовано: 07.03.1993

Авторы: Абрамов, Грудинин, Котов, Моисеев

МПК: H03M 3/00, H04B 1/64, H04B 14/04

Метки: звукового, кода, сигнала, спектра

...разряды которого, сдвинутые на 1 (т.е. -деленные в 2 раза), подаются на-первый вход сумматора 18, а младший разряд управляет мультиплексором 19. который поочередно пропускает на второй вход сумматора 18 либо О, либо й/2.На временной диаграмме (фиг.4) изображены следующие сигналы;а) частота блока;б) синхроимпульсы 11 входных отсчетов;в) значение первого входа сумматора 18;г) управляющий вход мультиплексора 19;д) смещение на втором входе сумматора18;е) адрес записи на выходе сумматора18;Структурная схема блока оперативной памяти (БОП) 16 приведена на фиг.5. Входная информация поступает на вход 20 БОП (фиг.5) и с помощью демультиплексора 21 записывается в одно из двух ОЗУ: 22 или 23, . Выбор ОЗУ осуществляется счетным триггером 24, на вход...