Пороговое устройство

П ИСАН ЗОБРЕТЕ Союз СоветскихСоциалистически Республик АВТОРСКОМУ СВИДЕТЕЛЬС 1) Дополнительное к авт, свид 22) Зая(51) М. но 03.04,72 (21) 1766010,2 31 50 с присоединением заявки23) Приоритетпубликовапо 15.03,75. Бюллете ата опубликования описания 1 Государственный комитет Совета Министров СССРпо делам изобретений и открытий(71) Заявите 4) ПОРОГОВОЕ УСТРОЙСТВ Изобретение относится к области автоматики, в частности к усилительной и импульсной технике, и предназначено для усиления и выбора электрических сигналов, амплитуда которых лежит между двумя заданными уровнями,Известно пороговое устройство, содержащее входной и выходной каскады на транзисторах противоположной проводимости, эмиттерный повторитель, резисторы, причем коллектор транзистора входного каскада соединен с базой транзистора выходного каскада и с коллектором транзистора эмиттерного повторителя.Однако известное пороговое устройство не обеспечивает отсутствие выходного сигнала при дальнейшем увеличении входного сигнала.С целью обеспечения отсутствия выходного сигнала при наличии входного, лежащего за двумя уровнями селекции, в предлагаемом устройстве эмиттер транзистора выходного каскада соединен непосредственно с эмиттером транзистора эмиттерного повторителя, при этом база транзистора эмиттерного повторителя и эмиттер транзистора входного каскада подключены к переменным резисторам.1-1 а чертеже представлена схема предлагаемого порогового устройства,Пороговое устройство состоит из входного и выходного каскадов, которые выполнены на транзисторах 1 и 2 противоположной проводимости по схеме с общим эмиттером.Входной и выходной каскады на транзисторах 1 и 2 включены в качественагрузки эмиттерного повторителя на транзисторе 3, причем эмиттер транзистора 1 через резистор 4 соединен с переменным резистором 5, а база транзистора 3 эмиттерного повторителя соединена с переменным резистором б, в свою очередь, оба переменных резистора 5 и б подключены к источнику питания,Резистор 7 является нагрузкой трацзистора 1.При отсутствии входного сигнала Ь транзисторы 1 и 2 закрыты и получают питание с эмиттера транзистора 3, при этом выходной сигнал б, снимаемый с коллектора транзистора 2, отсутствует.При подаче на вход напряжения (У,.) У,) транзистор 1 открывается и через его нагрузку проходит коллскторный ток, создающий на резисторе 7 падение напряжения, открывающее переход база-эмиттер транзистора 2. Последний открывается и с его коллектора снимается усиленный по мощности выходнойсигнал УхПри подаче на вход напряжения С(/2 напряжение У, соответственно увеличивается и становится больше Уз.аказ 1392/3ЦНИИП Изд.1313 осударственного комитет по делам изобретений Москва, Ж, РаушскаПоди исв СССР Тираж 902Совета Минисоткрытийнаб., д. 4/5 нпография, пр. Сапунов Транзистор 1 оказывается инверсно включенным, при этом на резисторе 7 создается падение напряжения, запирающего переход база-эмиттер транзистора 2, который закрывается, и выходной сигнал бвы, отсутствует. При подаче на вход напряжения У,х(У транзисторы 1 и 2 закрыты, и выходной сигнал Увых отсутствует.Таким образом, пороговое устройство вырабатывает выходной сигнал язых только при подаче на его вход сигналов, амплитуда которых лежит между двумя заданными уровнями У и Уз.Нижний уровень селекции устанавливается переменным резистором 5 при отсутствии входного сигнала и определяется величиной напряжения У па эмиттере транзистора 1. Верхний уровень селекции устанавливаетсяпеременным резистором 6 и определяется величиной напряжения (1 з на эмиттере транзи;стора 2. Предмет изобретения5Пороговое устройство, содержащее входнойи выходной каскады на транзисторах противоположной проводимости, эмиттерный повторитель, резисторы, причем коллектор транзисто ра входного каскада соединен с базой транзистора выходного каскада и с коллектором транзистора эмиттерного повторителя, о т л ич а ю щ е е с я тем, что, с целью обеспечения отсутствия выходного сигнала при наличии 15 входного, лежащего за двумя уровнями селекции, эмиттер транзистора выходного каскада соединен непосредственно с эмиттером транзистора эмиттерного повторителя, при этом база транзистора эмиттерного повторителя и 20 эмиттер транзистора входного каскада подключены к переменным резисторам.