Сумматор

О П К.,С".А Н ИЕ И 3 ОБФЙТЕ Н И Я 1 ц 45064 Союз Советских Социалистических Республик(32) ПриоритетОпубликовано 15,11,74. Бюллетень42Дата опубликования описания 03.04.75 1) Л. Кл. 6 061 7/385 Государственный комитет Совета Министров СССР 53) УДК 681.325.5(088.8) лам изобретенийи открытий Авторыизобретен Ю. А. Беляев) СУММАТОР П,=А В Изобретение относится к области вычислительной техники и может быть применено в устройствах для сложения чисел.Известны сумматоры, содержащие регистры, две группы схем И, схемы сравнения и схемы анализа нуля, причем выходы каждого из разрядов первого регистра соединены со счетными входами соответствующих разрядов второго регистра и со входами схемы анализа пуля, выходы каждого разряда третьего регистра соединены со счетными входами соответствующих разрядов четвертого регистра, выходы каждой схемы И первой группы соединены со входами соответствующих разрядов первого регистра, а второй - третьего регистра.Недостатком известного устройства является то, что для контроля результата суммирования необходимо введение специальных схем, увеличивающих время контроля.Целью изобретения является уменьшение времени контроля сумматора.С этой целью выходы каждого разряда первого и второго регистров соединены соответственно с первым и вторым входами соответствующей схемы И второй группы, а выходы каждого разряда третьего и четвертого регистров соединены соответственно с первыми и вторыми входами соответствующей схемы И первои группы, выходы первого и третьего регистров соединены со входами первой схемы сравнения и выходы второго и четвертого регистров соединены со входами второй 5 схемы сравнения.Блок-схема предлагаемого сумматора приведена на чертеже.Сумматор состоит из регистра 1, соединенного с регистром 2, регистра 3, соединенного 10 с регистром 4, первой группы схем И 5 ивторой группы схем И 6, причем выходы схем 5 и 6 соединены со входами регистров 1, 3 соответственно, выходы регистров 3, 4 соединены со входами схем 5, а входы схем 6 15 соединены с выходами регистров 2, 4; выходырегистров 2, 4 соединены, кроме того, со входами схемы сравнения 7, а выходы регистров 3, 1 соединены со входами схемы сравнения 8; кроме того, выходы регистра 1 соединены со 20 входами схемы 9 анализа нуля.Устройство работает следующим образом.Перед началом суммирования в регистрах1, 3 находится первое слагаемое А, в регистрах 2 и 4 - второе слагаемое В.25 В первом такте (см, таблицу) в регистре 1путем логического анализа Л и В формируются поразрядные переносы П 1 (узел 5)450164 Предмет изобретения Регистры Слагаемые 1 такт 11 такт П 1 такт 1 Ч такт Ч такт А А Пз Пз ПЗ В Сз С СЗ А П п В В С 4 С 4 С; Составитель В. Пахунов Техред Н, Куклина Редактор Б. Нанкина Корректор Л. Котова Заказ 780/9 Изд. Ъ 1133 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5Типография, пр, Сапунова, 2 а в регистре 2 происходит сложение по счетному входу А и В, в результате чего образуется поразрядная сумма СС=А В+А В,Во втором такте в регистре 3 путем анализа одного из слагаемых В (регистр 4) и поразрядной суммы С, полученной в регистре 2 в первом такте, формируются узлом 6 поразрядные переносы П, по новому правилуП,=В.С 4,а в регистре 4 также по счетному входу образуется другая поразрядная сумма С 4 от слагаемых А и ВС 4=А В+А ВПеред третьим тактом происходит сравнение содержимого регистров 2 и 4 (узел 7), 1 и 3 (узел 8), а также проверка на О одного из регистров 1 или 3 (узел 9).В третьем и четвертом тактах формируются новые ПС ПСз и т. д. до тех пор, пока и регистрах 1, 3 переносы не будут равны О. Результат операции сложения находится врегистрах 2 и 4. Сумматор, содержащий регистры, две группы схем И, схемы сравнения и схемы анализа нуля, причем выходы каждого из раз рядов первого регистра соединены со счетными входами соответствующих разрядов второго регистра и со входами схемы анализа нуля, выходы каждого разряда третьего регистра соединены со счетными входами соответ ствующих разрядов четвертого регистра, выходы каждой схемы И первой группы соединены со входами соответствующих разрядов первого регистра, а второй группы - со входами третьего регистра, отличающийся 20 тем, что, с целью уменьшения времени контроля, выходы каждого разряда первого и второго регистров соединены соответственно с первым и вторым входами соответствующей схемы И второй группы, а выходы каждого 25 разряда третьего и четвертого регистров соединены соответственно с первыми и вторыми входами соответствующей схемы И первой группы, выходы первого и третьего регистров соединены со входами первой схемы сравне ния, а выходы второго и четвертого регистровсоединены со входами второй схемы сравн: