Многофункциональный логический элемент

(ц 44 Союз Советски6 свивлистичвск лублик ВТОРСКОМУ СВИДЕТЕЛЬСТ 1) Зависимое от авт. свидетельства 31 с 19/00(22) Заявлено 01.06,7 25041/26-9 рисоединением осударстееиныи крмите овета Министров СССР но делам изобретений 2) Приоритетпубликовано 15.10,74, Бюллетень38ата опубликования описания 09.06.75 681.325.65(72) Авторы изобретения Г. А. Аракеляи, А. В. Костюков, В, С. Подлипенский и Ю. В. Таякин 71) Заявит Киевский ордена Ленина политехнический институт им, 50-лети Великой Октябрьской социалистической революции4) МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИИ ЭЛЕМЕНТ Многофункциональный логический элемент относится к области автоматики, телемеханики, вычислительной техники и радиоэлектроники.Известны многофункциональные логические элементы, выполненные в виде интегральных, логических микросхем на основе МОП-структур и содержащие микросхемы, совокупность которых образует функционально полную систему, Однако указанные интегральные схемы не могут реализовать все функции двух переменных на одной микросхеме.Цель изобретения заключается в создании микросхемы, которая могла бы реализовать все двухместные переключательные функции, имела бы простую схему, не содержала большего, чем серийные микросхемы, количества выводов, расширила бы возможности схемотехники, Это достигается тем, что в предлагаемом элементе установлена схема ИЛИ- исключительно на МОП-транзисторах, между истоками которых и общей шиной включены дополнительные транзисторы, затворы транзисторов схемы ИЛИ-исключительно и затворы дополнительных транзисторов соединены с входными шинами, а входы формирователей соединены с истоками нагрузочных транзисторов схемы ИЛИ-исключительно.Схема предлагаемого многофункционального логического элемента изображена па чертеже. Она состоит из двух основных функциональных частей - логической и формирующей. Логическая часть 1 служит для образования всех логических операций двухмест ных переключательных функций и выполненапа трех дополнительных МОП-транзисторах 2, 3, 4, пяти логических 5 - 9 и двух нагрузочных 10 и 11 транзисторах. Транзисторы 2, 3 и 4 в целях выбора логической операции 0 включены между истоками транзпсторов 5, 6и 7 и Землей. Транзисторы 5 - 9 образуют логическую часть схемы ИЛИ-исключительно, а транзисторы 10 и 11 служат ее нагрузкой. Истоки нагрузочных транзисторов 5 соединены с входами двух идентичных формирователей, образующих формирующую часть 12 схемы для обеспечения высокой нагрузочной способности. Формирователь представляет собой совмещенную схему инвертора 20 и повторителя и состоит из транзисторов13- 24. Транзисторы 13 и 19 служат нагрузкой схемы, транзисторы 14 - 18 обеспечивают прямой 25 и обратный 26 выходы, а транзисторы 20 - 24 обеспечивают прямой 27 и об ратный 28 выходы. Вывод 29 предназначендля подключения +Е, выводы 30 - 35 образуют входы схемы. Предлагаемая схема работает следующим30 образом.Изд,1222 ИПИ Государственного коми по делам изобрете Москва, Ж, РаушТираж 811тета Совета Министий и открытийскан наб., д. 4/5 ПодписноеСССР ипографпя, пр. Сапунова, 2 За логический 0 принимают потенциал, достаточный для надежного запирашя транзистора, а за логическую 1 - отрицательный потенциал, достаточный для полного отпирания транзистора.Реализацию функции И, константы нуля и их инверсий осуществляют следующим образом.Вход 33 соединяют с выводом 30, а входы 31 и 32 - с выводом 29. Подавая на входы 34 и 35 соответствующие комбинации логических переменных, на выходах 25 - 28 формирователей получают значения реализуемой функции.Для реализации эквивалентности и ее инверсии и конъюнкции и ее инверсии соответственно выводам 28, 27, 25 и 26 необходимо входы 31, 32 и ЗЗ соединить с выводом 30, а на входы 35 и 34 подавать соответствующие комбинации логических переменных.Реализацию импликации, конъюнкции и их инверсий получаю 1 сл "дующим образом.Вход 31 соединяют с выводом 29, а входы 32 и 33 - с выводом 30. На соответствующих выходах формирователей получают соответственно реализуемые функции.Соединяя вход 32 с выводом 29, а входы 31 и 33 с выводом 30 и подавая па оставшиеся входы соответствующие комбинации логических переменных, на выходах формирователей получают реализацию функций обратной импликации, конъюнкции и их инверсий.Реализацию дизыокции, константы нуля и 5 их инверсии осуществляют соединением входаЗЗ с выводом 29 и входов 31 и 32 с выводом 30.При реализации функции повторения и ееинверсии соединяют входы 31 - 34 с выводом 10 30, а на вход 35 подают реализуемую функцию. На выходах соответственно получают реализуемую функцию,Предмет изобретения 15Многофункциональный логический элемент,содержащий схемы ИЛИ, формирователи с прямыми и инверсными выходами и входные шины, отличаюцийся тем, что, с целью 20 расширения функциональных возможностей,в нем установлена схема ИЛИ-исключитель- по на МОП-транзисторах, между истоками которых и общей шиной включены дополнительные транзисторы, затворы транзисторов 25 схемы ИЛИ-исключительно и затворы дополнительных транзисторов соедипспы с входными шинами, а входы формирователей соединены с истоками нагрузочных транзисторов схемы ИЛИ-исключительно.