Стохастический интегратор

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ Союз Советских Социалистических Республик(32) Приоритет -Опубликовано 15,05.74, Бюллетень Ъ сударственный комитеавета Министров СССРпо делам изобретенийи открытий(088.8) та опубликования описания 16.04.7 72) Авторы изобретения А. Н, Стребков и В, Г. Кирий кутский политехнический институт1) Заявител 54) СТОХАСТИЧЕСКИЙ ИНТЕГРАТО Предлагаемое изобретение относится к области вычислительной техники и предназначено для интегрирования и преобразования случайной последовательности импульсов в цифровой код,в,вероятностных вычислительных устройствах, используемых для моделирования сложных систем.Известны схемы стохастических интеграторов (основной функциональный или выходной элемент вероятностных машин), которые содержат генератор импульсов, блок преобразования, выходы которого через схему ИЛИ соединены с выходом интегратора и с первым входом реверсивного счетчика, второй вход которого соединен со входом интегратора, а выходы подключены соответственно к первым входам блока преобразования, и многоразряд,ный датчик чисел, выходы которого соединены соответственно со вторымя входам,и блока преобразования.Основным недостатком таких схем является то, что используемые в них реальные датчики случайных чисел генерируют неравномерно распределенные числа, а это приводит к погрешности ,интегрирования входной случайной последовательности, что, ь свою очередь, накладывает требование на точность вероятностных характеристик датчиков случайных чисел.Для устранения указанного недостатка стохастические интеграторы значительно усложняются за счет введенля дополнительного блока коммутации и выравнивания (схемы, уменьшающие отклонения вероятности знака 5 от 0,5) случайных знаков в каждом разрядедатчика.Целью предлагаемого изобретения является повышение точности интегрирования и упрощение схемы устройства, что достигается 1 О применениеммноговыходного управляемоговероятностного распределителя с регулируемымм законом раапределения, который обеспечивает изменение вероятности появления импульсов на его к выходах с коэффициентом 15 взвешивания 2 в сторону старших разрядовустройства, где г = О, 1, 2, ,к - 1.Изменение вероятности появления импульсов в такой закономерности на выхода вероятностного распределителя осуществляется 20 путем регулировки на соответствующих управляемых входах этого распределителя импульсов.На чертеже приведена функциональнаясхема стохастического,интегратора, содержащая многовыходной управляемый вероятностный распределитель 1, генератор импульсов 2, блок преобразования 3, выполненный на импульсно-потенциальных вентилях 4, потенциальные воды (первые входы блока преобраЗ 0 зования) которых соответственно подключены428411 код вхоДной случайной последовательности импульсов сПри уменьшении средней частоты импульсов на входе интегратора вероятность появления случайных импульсов на выходе интегратора также уменьшается, т. е. в устройстве обеспечивается следящий режим за счет цепи обратной связи, Если цепь обратной связи отсутствует в устройстве, то интегрирование 10 возможно за фиксированный интервал времени,Таким образом, благодаря использова 14 июмноговыходного управляемого вероятностного распределителя достигается существенное уп.15 рощение схемы, а за счет плавной регулиров.ки на соответствующих управляемых входах - значительная точность. 20 Стохастический интегратор, содержащийгенератор импульсов, блок преобразования, выходы которого через схему ИЛИ соединены с выходом интегратора,и с первым входом 25 реверсивного счетчика, второй вход которогосоединен со входом интегратора, а выходы подключены соответственно к первым входам блока преобразования, отличающийся тем, что, с целью повышения точности и упроще ния интегратора, он содержит управляемыйвероятностный распределитель импульсов, вход которого соединен с выходом генератора ,импульсов, а выходы подключены соответственно ко вторым входам блока преобразо вания. Составитель Э. Сечиндактор Б. Нанкина Техред Г. Василье орректор В. Гутма Заказ 60/320ЦНИИП Изд. гГ 1571осударственного комит по делам изобретенн Москва, )К, Раушск Подписно Тираж 624та Совета Минй н открытийая наб., д. 4/5 тров СССР ш. Харьк ред Патент к выходам реверсивного, счетчика 5, а импульсные входы (вторые входы блока преобразовааия) - к выходам вероятностного распределителя, выходы блока преооразования через схему ИЛИ 6 соединены с выходом интегратора и с первым входом реверсивного счетчика, второй вход которого подключен ко входу интегратора.Схема работает следующим образом. При появлении случайной последовательности импульсовна,входе интегратора, т. е, на втором счетном входе реверсивного счетчика, содержимое счетчика будет у 1 величиваться, За счет этого импульсно-потенциальные вентили 4, управляемые триггерами реверсивного счетчика, будут коммутировать несовместные случайные последовательности импульсов (генерируемые многовыходным вероятностным распределителем 1), которые суммируются с помощью логической схемы ИЛИ б. Поэтому вероятность появления импульсов ,на выходе схемы ИЛИ (на выходе интегратора) в течение определенного интервала времени возрастает пропорционально содержимому реверсивного счетчика, т. е. обеспечивается процесс интегрирования входной случайной последовательности,импульсов. Так будет продолжаться до тех пор, пока входная и выходная, которая поступает на первый (вычитающий) входф реверсивного счетчика, последовательности импульсов не сравняются.,В этот момент схема находится в установившемся режиме и в реверсивном счетчике хранится результирующий цифровой Предмет изобретения