Цифровой регулятор

и 114241 12 ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСИОМУ СВИДЕТЕЛЬСТВУ(51) М. Ь;л. 6 26 ооудвротвенныи комитетСовета Министров СССРво делам изобретенийи открытий 2) Приоритет ликовано 15.04.74. Бюллетень ЛЪ 14(71) Заявител 54) ЦИФРОВОЙ РЕГУЛЯТ носится к у торных зле Предложенныи регулятор отправляющим устройствам тиристроприводов.Известные устройства того же назначения содержат реверсивный тиристорный усилитель, подключенный к нему через датчик состояния тиристоров логический блок, связанный с выходом реверсивного счетчика, источник синхронизирующего напряжения и подсоединенные к реверсивному счетчику частотный задатчик, датчик обратной связи и блок коррекции.Предложенный регулятор отличается тем, что в нем установлены подключенные к каждому входу реверсивного тиристорного усили теля, последовательно соединенные фазосдвигающие и запоминающие блоки, входы считывания которых связаны с источником синхронизирующего напряжения, а входы управления запоминающих блоков соединены с выхо дами и реверсивного счетчика и логического блока, что позволяет упростить устройство, повысить его быстродействие и точность.Блок-схема предлагаемого регулятора представлена на чертеже. 25Она содержит реверсивный тиристорный усилитель 1 с нагрузкой 2, к которой подключен частотный датчик 3 обратной связи, связанный непосредственно и через корректирующий блок 4 с реверсивным счетчиком 5, на 30 второй вход которого подключен выход частотного задатчика (генератора) 6. К выходу реверсивного счетчика 5 подключены две параллельные цепи, состоящие из последовательно включенных запоминающих 7, 8 и фазосдвигающих 9, 10 блоков, подключенных ко входам реверсивного тиристорного усилителя 1,Считывающие входы блоков 7 - 10 подключены к выходу источника 11 синхронизирую- щего напряжения, а вторые управляющие входы блоков 7, 8 - к выходу логического блока 12, связанного с реверсивным счетчиком 5 и тиристорным усилителем через датчик 13 состояния тиристоров.Заданное значение частоты устанавливается с помощью частотного задатчика 6 и подается на первый вход реверсивного счетчика 5, который выполняет функцию сравниваю. щего блока. Выходной сигнал с реверсивного счетчика поступает на блокии 8 запоминания и считывания. На второй вход реверсивного счетчика 5 поступает сигнал с частотного датчика 3 обратной связи, па третий вход счетчика поступает сигнал с блока 4 коррекции замкнутой системы. Считывание информации с блоков 7, 8 происходит только в тех блоках, с которых спят запрет раздельного управления и фаза синхронизирующего напряжения которых соответствует фазе анод424112 Составитель Ю, Шуваловедактор Б. Наикина Текрсд Е. Борисова Корректор Л, Чуркина ПодписноСР каз 2376/19 1499 Тираж 760 ЦНИИПИ Г ного комитета Совета Министров изобретений и открытий х, Раушская иаб., д. 4/6Изд 1 хо осударствен по делам Москва, )1Типография, пр. Сапунова ного напряжения тиристора, Датчик 13 состояния тиристоров формирует сигнал снятия или наложения запрета с обоих блоков 7 и 8. Логический блок 12 в функции полярности рассогласования накладывает запрет считывания на один из блоков 7 или 8. Фаза включения тиристора определяется количеством импульсов, поступающих с блока 7 или 8. В регуляторе упрощение устройства, увеличение быстродействия, увеличение точности регулирования достигается благодаря непоственному преобразованию цифрового кода в фазу включения тиристоров регулятора без инерционного звена код-аналог. Блоки 9 и 10 имеют аналоговый вход, с помощью которого могут быть осу 1 цествлены аналоговые обратные связи,Предмет изобретенияЦифровой регулятор, содержащий реверсивный тиристорный усилитель, подключенный к нему через датчик состояния тиристоров логический блок, связанный с выходом реверсивного счетчика, источник синхронизирующего напряжения и подсоединенные к реверсивному счетчику частотный задатчик, датчик обратной связи и блок коррекции, отлича ю щи й с я тем, что, с цель 1 о упрощения устройства, повышения его быстродействия, в нем установлены подключенные ко входам реверсивного тиристорного усилителя, последовательно соединенные фазосдвигающие и 15 запоминающие блоки, входы считывания которых связаны с источником синхронизирую- щего напряжения, а входы управления запоминающих блоков соединены с выходами реверсивного счетчика и логического блока.