Импульсно-фазовая систела программногоуправления

,ц 423 Ю 2 ОПИСАН И Е ИЗОБРЕТЕНИЯ Союз СоветскихСоцивлистичвскихРвспубпик ТОРФЯНОМУ СВИДЕТЕЛЬСТВУ Зависимое от(18-2 вки ."е с присоединением (32) Приоритет Опубликовано 05.04.74 Дата опубликования о осударстаенный комитетСовета Министрав СССРпе делам изобретенийи откРытий УДК 621-503.5(54) ИМПУЛЬСНО-фАЗОВАЯ СИСТЕМАУПРАВЛЕНИЯ ГРАММНОГ 10 Изобретецие относится к области автоматики и вычислительной техники и может найти применение при программном управлении технологическим оборудованием.Известны импульсно-фазовые системы программного управления, содержащие задающий генератор, один выход которого связан с опорным делителем частоты, а другой через схему суммирования частот - с командным делителем. На схему суммирования частот поступает командная информация от вводного устройства. Входы фазового дискриминатора подключены к выходам опорного и командного делителей частот, а выход - к суммирующему усилителю, который связан с исполнительным механизмом,Недостатком такой системы является малый допустимый перепад частоты командной информации.Предлагаемая система отличается от известных тем, что, с целью сокращения времени разгона - торможения привода ц обеспечения работоспособности с малой ценой фазы она содержит дополнительно устройство контроля перехода фазы, устройство запоминания фазы и дискриминатор грубого отсчета. Причем входы устройства контроля перехода фазы подключены к выходам цепи обратной связи, командного делителя и задающего генератора, а выходы - к фазовому дискриминатору ц устроцству запоминанияфазы, сосдццеццому с задающим генератороми дискриминатором грубого отсчета, вход которого подключен к промежуточному выходу5 опорного делителя, а выход - к суммирующему усилителю.На чертеже приведена блок-схема системы.Система содержит задающий генератор 1,опорный 2 ц командный 3 делители частоты,схему 4 суммирования частот, устройство контроля перехода фазы 5, устройство запоминания фазы б, датчик положения 7. фазовыцдискриминатор 8, суммирующий усилитель 9,дискримицатор 10 грубого отсчета, исполни 5 тельный механизм 11, устройство 12 компенсации сшибок ц устройство 13 задания программы.Система работает следующим образом.В исходном состоянии, когда командная0 информация на выходе устройства 13 отсутствует, частота генератора 1 поступает навходы опорного 2 и командного 3 делителейчастоты,Выходные сигналы делителей, равные почастоте, поступают через устройство 5 на фазовый дцскрцмццатор 8, выходноц сигнал которого в исходном состоянии равен нулю.При поступлении командной информации схема суммирования 4 осуществляет ее алгеб 0 раическое суммирование с частотой генератоРедактор Л, Утехина Заказ 2207/1 О Изд. М 691 Тираж 760 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 45Типография, пр. Сапунова, 2 ра 1, что приводит к фазовому сдвигу выходного сигнала делителя частоты 3 относительно опорного канала. Это обуславливает появление на выходе фазового дискриминатора 8 напряжения рассогласования, которое через усилитель 9 воздействует на исполнительный механизм 11. Последний кинематпчески связан с датчиком положения 7 и смещает его шкалу, что обуславливает фазовыц сдвиг в выходном сигнале опорного делителя 2. Перемещение исполнительного механизма осуществляется до устранения разности между заданным и отработанным перемещением.Если динамическая ошибка привода превысит рабочую зону фазового дискриминатора 8 (потеря системой фазы), то временное чередование входных импульсов дискриминатора нарушается и при отсутствии импульсов по одному каналу по другому каналу поступают два импульса. Такое изменение чередования входных импульсов фиксируется устройством контроля 5, которое формирует на выходе 14 сигнал при каждом переходе фазы. Далее этот сигнал поступает в устройство 6 и через дискриминатор 10 усилитель 9 воздействует на исполнительный механизм 11 до тех пор, пока сигнал на выходе дискриминатора не станет равен нулю. Импульсно-фазовая система программногоуправления, содержащая устройство задания 5 программы, подключенное к схеме суммирования частот и через устройство компенсации ошибок к суммирующему усилителю, включенному между фазовым дискриминатором и исполнительным механизмом, задающий ге нератор, соединенный с опорным делителем ичерез схему суммирования частот с командным делителем, датчик положения, включенный на выходе опорного делителя, о т л ич а ю щ а я с я тем, что, с целью повышения 15 быстродействия, в систему введены устройство контроля перехода фазы, устройство запоминания фаз и дискриминатор грубого отсчета; причем входы устройства контроля перехода фазы подключены к датчику поло 2 а жения, командному делителю и задающемугенератору, а выходы - ко входам фазового дискриминатора и устройства запоминания фаз, один из входов которого соединен с задающим генератором, а выход - со входом 25 дискриминатора грубого отсчета, другой входкоторого соединен с промежуточным выходом опорного делителя, а выход - с суммирующим усилителем.