411646

Номер патента: 1527687

Опубликовано: 07.12.1989

Автор: Хижняков

МПК: H02J 3/42

Метки: автоматической, опережения, постоянным, синхронизации, углом

...определяют допустимую разность частот включения,Подгонка частоты устройства начинается при разрешенной разности частот (51 Гц) между станцией и подключаемым генератором 7. Пусть частота генератора меньше частоты сетистанции ( фиг,6 ), В момент формирования сигнала на третьем выходе мультивибратора 10 и отсутствия импульсас формирователя 2 с помощью элементов 14 и 13 формируется сигнал, устанавливающий .триггеры 15-17 в нулевоесостояние (Ц О, 0=1). Наступает момент, когда импульс на выходе формирователя 2 появляется одновременнос импульсом на первом выходе мультивибратора 10. При этом сигнал с элемента 11 устанавливает триггер 15в единичное состояние (Ц 1, Я=О), атриггер 6 пока остается в нулевомсостоянии. Сигналы с прямого выходатриггера...

Номер патента: 1628132

Опубликовано: 15.02.1991

Автор: Хижняков

МПК: H02J 3/42

Метки: автоматической, опережения, постоянным, синхронизации, углом

...в:.тот мсмент триглизует релейную характеристику с на- геры э, "3 оказюаются в адистраиваемой зоной нечувствительности 25 нггчцом состоя и 1 ч а триггер 17 в нуи может быть выполнен нап имеример, на левом состоян:ги, в ре ультате чего операционных силителу илителях с нелинеиными на выходе элемента И 20 Формирует- обратными связями, ся сигнал (выход 2) для воздействияУстройство рабоает сле юедующим об- на саоводвигатагд- дизель в гсцерато разом. ЗО в сторону уве.;ичения чеепБа выходах формирователей сигна- Частетз генерагора вальша частолов 1, 2 следует прямоугольные импульсы длительностью равные полови- ко да иг пульс на выходе Формироване периода нап яжений фар ений фазы а стан- теля 2 гоявляется одновременно с имции и генератора...

Номер патента: 1120461

Опубликовано: 23.10.1984

Авторы: Башкатов, Гринштейн, Жмуров

МПК: H02M 1/08

Метки: синхронизации, системы, фазовой

...тем, что устройство для фазовой синх. интеграторах, охваченных отрицательной обратной связью, причем конденсатор первого интегратора зашунтирован резистором. рониэации, содержащее блок коррекции, вход которого соединен с источником синхрониэирующего напряжения,а выход связан с входом компаратора,снабжено квазипиковым дететором,а блок коррекции выполнен в видеколебательной системы с затуханием,причем вход квазипикового детектораподключен к источнику синхронизирующего напряжения, а выход соединенсо вторым входом компаратора.Кроме того, колебательная систе.ма с затуханием выполнена на двухпоследовательно соединенных интеграторах, охваченных отрицательнойобратной связью, причем конденсаторпервого интегратора зашунтирован...

Номер патента: 1124438

Опубликовано: 15.11.1984

Авторы: Лев, Маркарян, Парфенов, Покропивный

МПК: H04L 7/02

Метки: блочной, передачи, синхронизации, системы, цифровой

...ИЛИ, выход которого через блок задержки импульсов подключен к первому входу четвертого синхронизируемого кольцевого счетчика на четыре, второй вход которого объединен с третьим входом регистра сдвига и,первыми входами первого, второго и третьего синхронизируемых кольцевых счетчиков на четыре, к вторым входам которыхподключены выходы кольцевого счетчика на три, к входу которого подключен выход детектора запрещенных слов, при этом выход первого синхронизируемого кольцевого счетчика на четырех подключен к первым входам первого и третьего двухвхадовых элементов И, выход второго синхронизируемого кольцевого счетчика на четыре подключен к второму входу первого двухвходового элемента И и первому входу второго двухвходового элемента И, а выход...

Номер патента: 1376257

Опубликовано: 23.02.1988

Авторы: Жаворонков, Пономаренко

МПК: H04L 7/02

Метки: блочной, передачи, синхронизации, системы, цифровой

...счетчик 8 на три. В течение времени хранения в допол нительном регистре 3 сдвига записанные блоки поступают на соответствующие входы детекора 4 запрещенных значений текущей суммы, роль которого выполняют постоянное запоминающее 45 устройство ЧЗУ) и регистр хранения значения предыдущей цифровой суммы.В матрице ПЗУ закодирована программа вычисления значения текущей цифровой суммы в конце блока, предельные значения которой равны 1 и 4, и формирования сигнала ошибки, если вычисленное значение меньше 1 или больше 4, при этом в. регистр хранения значения предыдущей цифровой суммы записывается ближайшее предельное значение, По каждому импульсу с выхода переключателя 5 детектор 4 запрещенных значений текущей суммы повторяет вычисления и,...