403069

,.л .ла флл лел лл" лр," ; . - . ВЖбИГ-"г 1 РГЕ 403069 О П Союз СоветскикСоциалистинескихРеспублик Зависимое от авт. свидетельств М. Кл 1 с 2106 Заявлено 03,Х 11.1971 (Лое 172044с присоединением заявки М. -осударствеиный камит Совета Мииистрав ССС аа делам изабретенийи открытий иоритет ДК 621.3/4 4(088.8) Онмблнковано 9,Х,973, голггетснь Ла 42 бликования описания 15.111.1974 Дат Авторыизобретен и гдасарова и Г. Л. Рубинштейн Заявител ДЕЛИТЕЛЬ ЧАСТОТЫ С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯИзобретение относится к импульсной технике,Известен делитель частоты с переменным коэффициентом деления, содержащий гг-разрядный счетчик на элементах И (ИЛИ) - НЕ, запоминающее устройство и схему управления, Такой делитель имеет ограниченное быстродействие, обусловленное введением импульса сброса счетчика между входными импульсами. Это по крайней мере в два раза снижает быстродействие делителя.Кроме того, известный делитель имеет ограниченные функциональные возможности, обусловленные тем, что длительность задержки линии т; должна быть больше длительности входных импульсов ви больше длив;тельности переходных процессов в счетчике тпер. При оольших тц тгд возрастает и и этом случае требуется введение дополнительной схемы формирования, укор ачивающей входной импульс. Предвестног циональстродей на схеи ный сч НЕ в ичается от изширения функовышения быьно установлеход, и-разряд-(ИЛИ) 1 - К-типа, а тагаемыи делитель отл о тем, что в целях рас ных возможностей и п ствия в нем дополнител а совпадения на и + 1 етчик на элементах И ыполнен на триггерах схема управления - -на дешифраторе и гг схемах совпадения. Причем выходы элементов И (ИЛИ) - НЕ, соединенных с вентилями К триггеров гг разрядов счетчика, подключены и входам схемы совпадения на гг+1 вход и дешифратора, выход которого подклю.чен к одним входам гг схем совпадения схемы управления. Другие входая схем совпадения схемы управления соединены с выходами за помпнающего устройства, а их выходы подклгочсны к соответств) ющим дополнительным входам вентилей К триггеров гг разрядов счетчика.На чертеже изображен предлагаемый дели тель. Он содержит быстродействугощий счетчик 1 с параллельной подачей счетных импульсов на триггерах 2 У - К-типа, каждый пз которых построен на шести мпоговходовых логических элементах 3, И (ИЛИ) - 20 НЕ. Выходы 4 элементов, управляющихвентилем К-триггера всех разрядов счетчика, подключсны к схеме 5 уточнения и к дешифратору 6 схемы 7 управления, который через ппвертор 8 и гг схем 9 совпадения, управляе мых запоминающим устройством 10, соединенс входами 1 К-триггеров всех разрядов счетчика. Входной сигнал поступает на вход счетчика и схему уточнения; выходом делителя является выход схемы уточнения. Причем 30 выход схемы совпадения, управляемой г-мНИИ Заказ 5 О 16 Изгг. М 2042 Тираж 780 Подписио Типог; 4 яп, пр. Сапунов разрядом запоминающего устройства, подключается к входу 11 г-го разряда счетчика.В исходном состоянии счетчик 1 переполнен - все его разряды находятся в состоянии 1, В этом случае, если входной импульс отсутствует, на схему 5 уточнения и с выхода дешифратора 6 через инвертор 8 па схемы 9 совпадения поступает разрешающий поте 1- циал. 1-1 а выходах тех схем совпадения, па входы которых поступает также разрешающий потенциал с инверсных выходов запоминающего устройства, вырабатывается запрещающий потенциал. Очередной входной импульс проходит через схему уточнения на выход делителя, а также устанавливает в состояние 0 те разряды счетчика, на которые не поступает запрещающего потенциала с выходов схем совпадения, Остальные разряды счетчика остаются в состоянии 1, В результате в счетчик записано число 2" - Л 7, являющееся дополнительным кодом числа У, соответствующего требуемому коэффициенту деления, после чего счетчик работает до переполнения. Затем цикл работы делителя повторяется. Предмет изобретения Делитель частоты с переменным,коэффициентом деления, содержащий и-разрядный 5 счетчик на элементах И (ИЛИ) - НЕ,запоминающее устройство и схему управления, отгичагощиася тем, что, с целью расширения функциональных возможностей и повышения быстродействия, в нем дополнительно 10 установлена схема совпадения па и + 1 вход,и-разрядпый счетчик па элементах И (ИЛИ) - НЕ выполнен на триггерах У в К-типа, а схема управления - на дешифраторе и и схемах совпадения, причем выхо ды элементов И (ИЛИ) - НЕ, соединенных с вентилями К триггеров и разрядов счетчика, подключены к входам схемы совпадения па и+ 1 вход и дешифратора, выход которого подключен к одним входам и схем 20 совпадения схемы управления, другие входыкоторых соединены с выходами запоминающего устройства, а выходы этих схем совпадения подключены к соответствующим дополнительным входам вентилей К триггеров и раз рядов счетчика.