401010

401060 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республиксвидетельства Ъ ависимое от ав явлено 25,Х.1971 ( 1707758/2. Кл. Н 041 702 с присоединением заявкиПр и ор итет асударственный камитетСаввта Министрав СССРпа делам иэабретенийи аткрытий Опубликовано Х.1973. Бюллетень623.621.394.662.2(088,8) а опубликования описания 30.1.1974 Авторы зобретени В Нафиков ьчицкий и 3 аявител СТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИ асти телеграфтвам цикловойхронной систея обеспеченияи приемногопередающим. ой синхронизавыход котороу дешифратзра другому входувыходов двухв случае расспределителей я коррекционение коррект рафного апп ссогласования сигналов рас сигналов нтегрпрованиИзобретение относится к обл ной связи, а именно к устройс синхронизации стартстопно-син мы связки и предназначено дл автоматической синхр онизаци синхронного распределителя сИзвестно устройство циклов ции, содержащее входной узел го подключен к первому вход фазирующей комбинации, к которого подключен один из тактного распределителя.Цель изобретения - обеспеч рования фазы при работе теле рата. Это достигается тем, что выход дешифратора фазирующей комбинаци 1 и одновременно подключен к первым дополнительно введенным входам накопителя и счетчика, к другому входу последнего подключены одновременно третий вход дешифратора и второй выход двухтактного распределителя, третий выход которого подключен ко второму входу накопителя, соединенного с выходом счетчика, при этом, выход накопителя одновременно подключен к первому входу двухтактного распределителя и третьему входу счетчика.В предлагаемом устройстве по двухэлементной фазирующей постоянной комбинации, имеющей место в начале каждого синхрончого цикла, на приемном концехождения фаз синхронных рапередачи и приема формируетсный импульс.5 На чертеже приведена блок-схема предлагаемого устройства цикловой синхронизациистартстопно-спнхронной системы связи.Устройство, содержит дешифратор 1 фазирующей комбинации, накопитель 2 сигналовО рассогласования, счетчик 3, приемный синхронный двухтактный распределитель 4, входной узел 5.В предлагаемом устройстве цикловой синхронизации стартстопно-синхронной системы5 связи в качестве фазирующей постоянной комбинации используется комбинация 01, которой начинается каждый синхронный цикл.Пусть в процессе передачи информацииимеет место, рассогласование фаз синхронныхО распределителей передачи и приема. Тогдана дешифратор 1 фазирующей комбпнацаги отвходного узла 5 поступит одна из комбинаций 00; 01, 10, 11, Прп поступленииодной из следующих трех комбинаций 00,5 10 и 11 дешифратор 1 формирует сигналрассогласования фаз, который поступает внакопитель 2 сигналов рассогласования и запускает счетчик 3,Накопитель 2 раО осуществляет и еПредмет изобретения Составитель Н. Герасимова Текред Е. Борисова Редактор Т. Ларина Корректор Л, Орлова Заказ 11/14 Изд.2065 Тираж 578 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж.З 5, Раушская наб., д, 45Типография, пр. Сапунова. и согласования к вводит коррекционный импульс в приемный синхронный двухтактный распределитель 4 при условии, что число зарегистрированных аигналов рассогласования не меньше двух за время интегрирования (введение коррекционного импульса в синхронный распределитель по одному сигналу рассогласования за выбранное время интегрирования сделало бы устройство цикловой синхронизации стартстопно-синхронной системы связи неустойчивой к помехам). Времи янтеприрования, равное сумме времени от двух до четырех циклов, обусловлено счетчиком 3 благодаря связи последнего с приемным синхронным двухтактным распределителем 4.В момент поступления коррекционного импульса в приемный синхронный двухтактный распределитель 4 производится установка счетчика 3 в исходное состояние.Если число сигналов 1 рассогласования за четыре смежных цикла менее двух, то накопитель 2 сигналов рассогласования ставится в исходное соединение выходным сигналом с четч и ка 3. Устройство цикловой синхронызации стартстопно-синхронной системы связи, содержа.5 щее входной узел, выход которого подключенк первому входу дешифратора фазирующей комбинации, к другому входу которого подключен один из выходов двухтактного распределителя, отличающееся тем, что, с целью 10 обеспечения корректирования фазы при работе телеграфного аппарата, выход дешифратора фазирующей комбинации одновременно подключен к первым дополнительно введенным входам накопителя и счетчика, к 15 другому входу последнего подключены одновременно третий вход дешифратора и второй выход двухтактного распределителя, третий выход которого подключен ко второму входу накопителя, соединенного с выходом счетчи ка, при этом выход накопителя одновременноподключен к первому входу двухтактного распределителя и третьему входу счетчика.