Ячейка матричной однородной структуры

О П И С А Н И Е 395832ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельства М М. Кл. С 06 7/00 715117/18-2 Заявлено 16,Х.1971 ( присоединением зая асударственныи комитетСовета Министров СССРпо делам изобретенийи открьпнй Приоритет УДК 681.325.65(088.8).1973. Бюллетень М публикован та опубликования описания 8.1.1974 Авторыизобретен тин, Г. А. Копейкин и В. Э. Музыче ейфулла, Ю Заяв Институт проблем передачи информации АН СС ЯЧЕЙКА МАТРИЧНОЙ ОДНОРОДНОЙ СТРУКТУРЬ к автоматике и выпредназначено для е функционального и спсциализированр (вычислитсльных Изобретение относитсячислительной технике ииспользования в качествэлемента универсальныхных однородных структусред),Известна ячейка матричной однородной структуры, содержащая два триггера, инверторы и схемы И и подключенная к двум информационным и трем настроечным машинам. Матричная однородная структура размером т и, построенная на таких ячейках, имеет Зт+2 п+2 внешних выводов (с учетом шин питания), при этом информационные шины в режиме настройки структуры не используются,Предложенное устройство отличается от известных тем, что дополнительный настроечный вход соединен со входом дополнительной схемы И и через инвертор соединен со входами всех выходных схем И, вторая ин;формационная шина через дополнительную ,схему И соединена со входами всех входных схем И обоих триггеров. Это позволяет повысить надежность ячейки и однородной структуры в целом (при реализации их средствами микроэлектроники) за счет уменьшения числа внешних выводов, что достигается использованием информационных шин в режиме настройки структуры. На чертежс изображена схема устройства.Устройство содержит информационную шину 1, к которой подключены данная ячейка и все остальные ячейки соответствующей 5 строки матричной однородной структуры; информационную шину 2, к которой подключены данная ячейка и все остальные ячейкисоответствующего столбца структуры; настроечную пину 8 общую для всех ячеек дан ной строки структуры; дополнительный настроечный вход 4 общий для всех ячеек структуры; пнверторы 5 - 7, дополнительный инвсртор 8, выходные схемы И 9 - 11; триггеры 12 и 18 с входными схемами И 15 14, 15 и 6, 17 соответственно; дополнительнгю схем И 18,Работа устройства происходит следующимобразом.При подаче общего настроечного сигнала 20 Ф=1 на вход 4 (режим настройки) структуры нулевой сигнал с инвертора 8 закрывает выходные схемы И 9 - 11 и подготавливает к работе схему И 18. Настройка ячеек производится координатным способом 25 по столбцам. После выбора настраиваемогостолбца на шину 2 подается сигнал 1. Этот сигнал проходит через схему И 18 и подготавливаст к работе входные схемы И 14 - 17. Настроечная информация подается в 30 ячейку по шинам 1 и 3, триггеры устанавли395832Предмет изобретения 1 1 1 1 Составитель В, ИгнатущенкоРедактор Е, Гончар Техред Т, Курилко Корректор Л. Орлова саз 3603,17 Изд. М 961 ЦНИИПИ Государственного комит по делам изобретен Москва, )К.35, РаушТира к 647 Г 1 одписноета Совета Министров СССРй и открытийсая наб д 415 пографня, нр. Сапунова,ваются в необходимое состояние. После окончания настройки подается сигнал Ф=О, и сигнал 1 с инвертора 8 подготавливает к работе выходные схемы И 9 - 11, при этом сигнал Ф=О через схему И 18 закрывает входные схемы И 14 - 17. Настройка ячеек в этом случае невозможна. В соответствии с кодом настройки, записанным в триггерах 12 и 13, ячейка отрабатывает требуемые логические функции. Ячейка матричной однородной структуры, содержащая триггеры с входными схемами И, входы первых входных схем И первого и второго триггеров соединены соответственно с первой информационной и с настроечной шинами, а входы вторых входных схем И триггеров соединены с теми же шинами через соответствующие инверторы,выходы триггеров соединены с соответствующими входами выходных схем И, вход первой выходной схемы И через инвертор соединен с первой информационной шиной, 5 с которой непосредственно соединен вход второй выходной схемы И, вход третьей выходной схемы И через инвертор соединен со второй информационной шиной, с которой соединены выходы первой и второй выходных 10 схем И, выход третьей выходной схемыИ соединен с первой информационной шиной, дополнительные инвертор, схему И и настроечный вход, отличающаяся тем, что, с целью повышения надежности, дополни тельный настроечный вход соединен со входом дополнительной схемы И и через инвертор соединен со входами всех выходных схем И, вторая информационная шина через дополнительную схему И соединена со 20 входами всех входных схем И обоих триггеров.