Квазиобратимое суммирующее устройство

Номер патента: 746551

Опубликовано: 05.07.1980

Автор: Шюша

МПК: G06F 17/18, G06F 7/52

Метки: вероятностей, плотности, функции

...стробируемых компаратора, выполненные, например в виде триггеров на тунельных диодах, одному из которых задается уровень срабатывания 0,1; другому О 4+ ЬО 4, а иэ их выходных сигналов Х и А логическим элементом И формируется выходной сигнал М . В соответствии с укаэвнной функцией каждый из кввнтоввтелей осуществляет отбор импульсов, соответствующих попаданию исследуемых сигналов в амплитудные окна анализа ЬО на уровнях О 4, заданных для каждого кввнтователя 1 и 2 выходными сигналами преобразователей код-напряжение 85 1 О 15 26 25 Устройство для определения функции плотности вероятностей, содержащее первый амплитудно-временной квантователь, первый вход которого является первым входом устройства, второй вход подключен к выходу...

Номер патента: 817724

Опубликовано: 30.03.1981

Автор: Осипенко

МПК: G06F 17/10

Метки: аналого-цифровое, длявычисления, свертки, функций

...многоканального блока умножения, входы второй группы которого подключены в обратном порядке квыходам соответствующей цифровой линии задержки второй группы и к выходу соответствующего переключателя,вход цифровой линии задержки соединен с выходом соответствующего пере.ключателя. 5 0 5 26 2 ЗО 35 ао На фиг.1 изображена схема предлагаемого устройства; на фиг.2 структурная схема.Аналого-цифровое устройство для вычисления свертки Функций содержит (Фиг.1) соединенные последовательно первый масштабный блок 1, вход которого является первым входом устройства, и первый ГЦП 2, к выходам которого подключены первые цифровые линии 3 задержки каждой пары, соединенные последовательно второй масштабный блок 4, вход которого является...

Номер патента: 473186

Опубликовано: 05.06.1975

Авторы: Золотовский, Коробков

МПК: G06F 17/18

Метки: линейной, математического, ожидания, функции

...а выход подключен к первому входу второго блока умножения, второй вход которого соединен с выходом блока формирования сигнала.Схема устройства для определения математического ожидания линейной функции приведена на чертеже.Оно содержит блок памяти 1, сумматоры 2 - 4, блоки умножения 5, 6 и блок формирования сигнала 7.Выход блока памяти 1 через первый сумматор 2 соединен с первым входом первого блока умножения 6, второй вход которого является входом устройства, а выход подключен к первому входу второго сумматора 3. Выход последнего подключен к выходу устройства, а второй вход - к выходу второго блока умножения 5, Первый вход второго блока умножения соединен с выходом блока формирования сигнала 7, а второй - с выходом третьего сумматора...

Номер патента: 633028

Опубликовано: 15.11.1978

Авторы: Воронин, Дохненко, Магданов, Шершуков

МПК: G06F 17/17, G06F 17/18

Метки: многоканальное, сглаживающее, цифровое

...получаетсяармоники,часеньше частоты ередачи при/1= ота иск ля подавления пеяющих случайного задавать такторки вдвое больше, ставляющих, при частотные гармоайного процесса жены или они имеую амплитуду.(полно фазовый сдниг между подав- гармонической компонентной са и начальным тактом ее выпричем при р:О-К(г)0 е подавление составляющей), Юг-"Иг)="ду полной неопределенности мовключения устройства по отнок исходному случайному процесго гармонических составляющих, е к тому же, как правило, не ьны по частоте, а колеблются тельно своих средних значений, й сдвиг является неличиной слуриВмента шению су и е которы стабил относи фазоны В первом такте тактирующий си надпроизводит сложение текущей дискреты предыдущего канала с...

Номер патента: 703840

Опубликовано: 15.12.1979

Авторы: Гузик, Криворучко, Крюков

МПК: G06J 1/02

Метки: вычислительное, интегрирующей, структуры, цифровой

...Все эти действийвыполняются до тех пор, пока значение порядка приращения переменной интегрирования не станет рав-ным нулюЕсли же значение порядка приращения переменной интегрирования меньше нуля, то узел 12 производит анализ обратного масштабного сигнала со входа 19. На вход 19 данного вычислительного уст-: ройства поступают масштабные сигналы с выходов 18 тех последующихфф вычислительных устройств, входы 15 которых соедййены с выходом данного вычислительного устройства. Этот сигнал осуществляет контроль за выходом приращения за младшие разряды мантиссы подынтегральной функции. И если хбтя бы в одномиз 1 фпоследующихф устройств, соединенных с данным, появится этот сигнал, то он поступит на вход 19 и яа вход узла 1.2 данного устройства....