Устройство для контроля магнитныхv. c-iif;: ; -;: . u. • ийв. к; 5″gt; amp; ли.:

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Советских Социалистических Республик,Ч.1971 ( 1659234/18 аявлеи рисоединением заявкиКомитет по делам иаооретений и открытий при Совете Министров СССРриоритет УДК 681.327.66(088,8) етень2 Опубликовано 13.Х.1972. Бю Дата оиуоликоваиия описания а 1973. Снеж а Ленина Институт кибернетики А аявитель УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МАГ.-И ЕЙНЫХ ЗАОМИНАЗОЩИХ ЭЛЕМЕНТОВ ТОНКОПЛЕОъХ МАТРИЦИзобретение относиси к области запоминающих устройств,Известно устройство для контроля магнитных запоминающих элементов тонкопленочных матриц, содержацее генератор тактовых 5импульсов, подключенный ко входу счетчикаразрушающих импульсов, выход которого подсоедциен ко входу счетчика адреса, подключенного к пересчетному триггеру, триггерконтроля, подключенный к блоку управления 10разрядным током, дешифратор адреса, подсоединенный к счетчику адреса, и блок контроля считанных сигналов.Недостатком известного устройства является малое быстродействие. 15Описываемое устройство отличается от известного тем, что содержит триггер контролячетности адресов, вход которого подключенк пересчетному триггеру, а выход - к триггеру контроля, первую схему ИЛИ, входы которой подсоединены к последнему триггерусчетчика адреса и к,пересчетному триггеру,блок управления коэффициентом пересчета,вход которого подключен к первой схемеИЛИ, а выход - к счетчику разрушающих 25импульсов, Блок инвертирования содержитдве схемы И, входы которых связаны с выходами последнего триггера счетчика адреса итриггера контроля четности адресов, и вторую схему ИЛИ, входы которой соединены с 30 входи схем 11, а вьход - со входоз иср. вого разряда дешцфратора адреса, остальные входы которого подключены к соответствующим выходам триггеров счетчика адреса.На чертеже изображена блок-схема устройства для контропя магнитных запоминающих элементов тонкопленочных матриц.Устройство содержит генератор тактовых импульсов 1, счетчик разрушаюцих импульсов 2, счетчик адреса 3, пересчетный трипер 4, триггер контроля 5, дешифратор адреса 6, блок управленця разрядным током 7, контролируемую матрицу 8, блок контроля считанных сигналов 9, первую схему ИЛИ 10, блок управления коэффициентом пересчета 11, триггер контроля четности адресов 12, олок инвертирования 13, содержащий схему И 14, схему И 15 и вторую схему ИЛИ 1 б. Кроме того, устройство содержит шину 17, связывающую нулевой выход последнего триггера счетчика адреса 8 со схемой И 15 и со схемой ИЛИ 10, шину 18, связывающую едици нный выход пересчетиого триггера 4 со схемой ИЛИ 10 и блоком управления разрядным током 7.Устройство работает следуюцим образом.В исходном положении все триггеры устройства находятся в нулевом состоянии, поэтому высокий потенциал на нулевом выходе последнего триггера счетчика адреса 3 по362354 Предмет изобретения Составитель А. Корюкова Редактор Е, Семанова Техред Т. Миронова Корректоры: Е, Талалаева и Т, МедведеваЗаказ 199/2 Изд.1004 Тираж 404 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2 шине 17 через схему ИЛИ 10 поступает на блок управления коэффициентом пересчета 11, который при высоком потенциале на входе отключает счетчик разрушающих импульсов 2, и импульсы от генератора тактовых импульсов 1 поступают непосредственно на счетчик адреса 3. В этом случае происходит запись нуля последовательно во все нечетные адреса контролируемой матрицы 8 для одного разряда. После установки последнего триггсра счетчика адреса 3 в единицу на шинах 17 и 18 устанавливается низкий потенциал, и на входе блока управления коэффициентом пересчета 11 устанавливается низкий потенциал. В этом случае включается счетчик разрушающих импульсов 2, и во все четные адреса многократно записывается единица. После установки пересчетного триггера в единицу счетчик разрушающих импульсов 2 отключается, и происходит последовательное считывание подвергнутой разрушению информации в нечетных адресах контролируемой матрицы 8 для проверяемого разряда и подготовка четных адресов к однократной записи нуля. Величина нулевого сигнала в нечетных адресах, подвергнутых разрушению, контролируется блоком контроля считанных сигналов 9.На следующем этапе триггер контроля четности адресов 12 устанавливается в единицу. Это приводит к установлению на выходе схемы ИЛИ 1 Б инвертированного значения единичного выхода последнего триггера счетчика адреса 3. В этом случае происходит запись нуля в четные адреса разряда, и повторяется весь цикл для четных адресов разряда.После установки триггера контроля 5 в единичное состояние инвертируется полярность разрядных токов, и аналогично выполняется контроль храпения единицы элементами разряда. Устройство для контроля магнитных запоминающих элементов тонкопленочных мат риц, содержащее генератор тактовых импульсов, подключенный ко входу счетчика разрушающих импульсов, выход которого подсоединен ко входу счетчика адреса, подключенного к пересчетному триггеру, триггер конт роля, подключенный к блоку управления разрядным током, дешифратор адреса, подсоединепный к счетчику адреса, и блок контроля считанных сигналов, отличаюшееся тем, что, с целью повышения быстродействия устройст ва, оно содержит триггер контроля четностиадресов, вход которого подключен к пересчет- ному триггеру, а выход - к триггеру контроля, первую схему ИЛИ, входы которой подсоединены к последнему триггеру счетчика ад реса и к пересчетному триггеру, блок управления коэффициентом пересчета, вход которого подключен к первой схеме ИЛИ, а выход - к счетчику разрушающих импульсов, блок инвертирования, содержащий две схемы И, вхо ды которых связаны с выходами последнеготриггера счетчика адреса и триггера контроля четности адресов, и вторую схему ИЛИ, входы которой соединены с выходами схем И, а выход - со входом первого разряда дешиф ратора адреса, остальные входы которого подключены к соответствующим выходам триггеров счетчика адреса.