Матрица запоминающего устройства

Зависимое от авт. свидетельстваЗаявлено 15 111.1971 ( 1638663/18-2 1 ПК б 11 с 110 рисоединением заявкиПриоритетОпубликовано 05,Я,1972. Вюллетень1Дата опубликования описания 21.И.1972 Комитет по делам изобретений и открыт при Совете тлинистро СССР. П, Орлов и А, П, Орлов Заявите ТРИЦА ЗАПОМИНАЮЩЕГО УСТРОЙСТВА 2 Изобретение относится к цифровой вычислительной технике и может быть использовано при построении МОЗУ, в которых одна из шин управления применяется для съема сигнала при считывании информации.Р 1 звестец ряд схем, обеспечивающих съем сигналов и уменьшение помех ца входе усилителей считывания, появляющихся в момент прохождения разрядных токов в МОЗУ типов 2 Д и ЗД и коордицатных в МОЗУ типа 2,5 Д. Во всех известных схемах шины разделяются на две равные части и включаются в мостовую схему, в состав которой входит токовыравнивающий трансформатор. Кроме того, в некоторых схемах дополнительно используются диоды, позволяющие индуктивностям обмоток токовыравнивающего трансформатора быстро разряжаться.Эти схемы сложны и требуют обеспечения двойной амплитуды тока. Некоторые схемы требуют специальные ключи для шунтирования трансформатора, которые при срабатывании могут создавать на диагонали моста (т, е, на входе усилителей считывания) помехи, Кроме того, имеется потеря сигнала за счет шунтирования входа усилителя считывания токозадающими резисторами со сравнительно небольшими величинами сопротивлений, а также невозможность использования без дополнительных развязывающих элементов одного усилителя считывания для нескольких шин в одном разряде (например, вМОЗУ типа 2,5 Д).Для упрощения матрицы и уменьшения5 тока, потребляемого от источника питания впредлагаемом устройстве применяются двтрансформатора, имеющие по две обмотки,пз которых первичные подключены соответственно к первой и второй частям рзрядцой10 (координатной) шины и соединены последовательно, а вторичные обмотки трансформ- торов включены встречно и подключены кусилителю считывания. Генератор ток панэлектронный ключ с ограничительным реи 115 старом включаются последовательно с псрвичнымп обмотками трансформаторов.На чертеже изображена предлагаемая ма- рица запоминающего устройства.В состав матрицы входят два трацсформа 20 тора 1 и 2, шины управления 3 и 4, а такжеисточник питания 5. На представленном чертеже показаны две части шины; разрядной -для МОЗУ типов 2 Д и ЗД и координатной -для типа 2,5 Д,25 Первичные обмотки обоих трансформаторов подключены соответственно к шинам 3 и4, причем соединены между собой последов- тельно согласно и подключены к источникупитания 5. Вторичные обмотки трансформа 30 торов соединены встречно,Я 1082 Предмет изобретения Составитель Ю. РозентальТскрсд Л, Богданова Корректор Т. Ьабакина Редактор Е. Гончар Заказ 1814/7 Изд.793 Тираж 448 ПодписноеЦНИИПИ Комитета но делам изобретений и открытий при Совете Министров СССРМосква, Ж.35, Раунскан иаб., д. 4/5 Типография, пр, Сапунова, 2 Матрица работает следующим образом.В такте записи при прохождении тока / няшинах 3 и 4 появляются сигналы, величинакоторых определяется импсдацсом шин, Врезультате на вторичных обмотках обоих 5трансформаторов также наводятся сигналы,цо тяк как этц обмотки включены встречно,то вследствие незначительной разницы в величинах импедя псов 1 ппн н 1 выходе помехабудет небольшой. 10В такте считывация информации (например, в МОЗУ ЗД) в одной из половин разрядной шины (например 3) будет находитьсясердечник выбранного адреса. Прц наличиизаписанной в нем 1 сигнал поступит на 15первичную обмотку трансформатора 1, д совторичной обмотки сигнал через вторичнуюобмотку трансформатора 2 поступает на выход. Так как первичная обмотка трансформатора 2 зашунтирована малым импедянсо., 20шины 4, а входное сопротивлецпе усилителясчитывания может быть выбрано достаточнобольшим, то падение напряжения на вторичной обмотке трансформатора 2 будет незначительным. 25Для лучшей компенсации помех нд выходенеобходимо, чтобы оба трансформатора имели равные коэффициенты трансформации.Зто требование легко удовлетворяется длякоэффициента трансформации, равного 1, ЗОтак как в этом случае обе обмотки могутбыть пдмотдцы одновременно (в два провода),Предлагаемая матрица обладает следуюцими преимуществами: 35от источника разрядного (или координатного) тока це требуется двойной амплитудытока; отсутствуют диоды, ускоряющие разряд нцдуктивностей трансформаторов. В предложешой матрице время переходного процесса определяется ицдуктивцостью ши и входным сопротивлением усилителя считывании. Г 1 оскольку индуктивность шцн незначительна, а входное сопротивление усилителя может быть достаточно больпшм, то и время переходного процесса может быть малым;имеется Возможность без дополнительных элементов соединять выходы нескольких схем последовательно и работать на один усилитель считывания,Матрица запоминающего устройства, содержащая ферритовые сердечники с прямоугольной петлей гистерезиса, прошитые шинами управления, причем, разрядная (координатная) шина разделена па две равные чя" сти, отличаюсцаяся тем, что, с целью уменьшения величины тока, потребляемого от источника питания, упрощения матрицы и обеспечения возможности последовательного соединения нескольких выходов, она содержит дополнительно два импульсных трансформатора, первичные обмотки которых соединены последовательно согласно и подключены к источнику питания, причем каждая первичная обмотка подключена к одной из частей разрядной (координатной) шины, а вторичные обмотки трансформаторов соединены последовательно встречно и подключены к выходным клеммам устройства,