327500

Оп ИСАНИЕ ИЗОБРЕТЕН ИЯ Со)са Советсви 1 Социалисти 1 есю)1 РеспублиаВТОР СКОМУ СВИДЕТЕЛЬСТВУ висимое от авт. свидетельства Л 5/О Заявлено 16,71 Л1450587(18-2 Но)иитет оо долота изобретений и открытий рри Совете Министров СССРД 1 681.33 О.4 088.8 нь 5 описания 10.1.197 га опуоликован Лвто:рыизоб)алетея; 51 амойл Г, М. Бараненк Е, Пухов нститут кибернетики АН Украинской С 3 ая,вител,51 5,НОЕ СУММИРУЮЩЕЕ УСТРОЙСТВ И сема о ойства, к водимост) х сопрклю , интегра а мяти 9 диого разоторый со 1, выполОгивлени гх ч 4, рез 1- тор 8, вреи триггер естройство произведений тнь)й коэф)и тавленные в ц О .)вида циент, ифростные устроиства ри выполнении о ложить по степеням 0здесь У;1-й разр торого про:)сх дит сЦифры 1-го разря поступают в широ управляющ;)е вхо З - 3. Эти клю тегр а тор а Ь и м нуль торых опредсля)отс яд сумм ледующ да перетно-имп ды 11 ы, вычислениеи образоенных .т,льсном коде- 11 л клюдают на Входдлительностиениям) Ъ;, а о л на чеи амы тока зная30 присоединением заявки Лериоритет -ликовано 26.1.1972, Бюлл Изобретение относится к области вычислительной техники.Известны гибридные суммирующие устройства, содержащие управляемые проводимости выполненные на ключах и операционных сопротизлениях, интегратор, триггер, нуль-органы, время-импульсный элемент памяти, резистор, ключ и источник опорного напряжеНИ 51.Все изве имеют малую 10 точность п )ер ации сум м ирования.В енредложенном устройстве указанный недостаток исключен.Устройство отличается от известных тем, )5 что в нем выод интегратора, ко входам когэрого подключены управляемые проводимосги, соединен со входами двух нуль-органов, второй вход одного из которых подсоединен к источнику опорного напрякения, а второй 20 вход другого - к точке нулевого потенциале), выход первого, нуль-органа подключен к установочному входу интегратора, а выход второ- ГО Н,ЛЬ-ОРГаиа - К С )ИНЧНОтра, выход которого подключен ко входу время :)мпульсного элемента памяти и одному из входов ключа, сосдиненного своим выходом со входом интегратора, второй вход клю)а через резистор подключен к источнику опорного напряжения. На чертеже приведена ряда суммирующего устр держит управляемые про ненные на операционнь 2, - 2 и ключах 3, - 3 стор б, нуль-органы б и 7 мя-иумпульсный элемент п 10.Гибридное суммирующе ществляет суммирование а,.л, где а, - постоя .: - переменные, предс вом виде.Если ве,(каз 933 Иад.139 111 ИИПИ Комета по детамзсбрь МОО(сва, ЖО Ол 3 ст н й я т(по Г р а ф г( я КО с тр О т( с ко ГО с ихВл е н я О с и а т( плитуды - величинами операционных сопротивлений 2, - 2 представляющих коэффициенты а(, а( .В момент, когда напряжение на выходе интегратора 8, изменяясь по линейному закону, достигает значенля, соответствующего - 1, сработает нуль-орган б и в 1(+1)-й разряд перейдет импульс переноса. В тот же момент импульс с выхода нуль-органа б сб(расывает интегратор 8 в исходное состояние и напряжение на выходе интегратора 8 начинает измеи 5 Ться опять с нуля.Величина напряжения на выходе интегратора 8 к концу первого такта работы устройства соответствует цифре (-го разряда сум-,. мы. В следующий такт, такт считывания, включается триггер 10 и на вход интегратора 8 через резистор 5 и ключ 4 поступает ток от источп(ика опорного напряжения, соответствующего - 1, л напряжение на выходе интегратора 8 начцнает спадать до нуля. В м 1- мент равенства выходного напряжения нулю срабатывает второй нуль-орган 7 и триггер 10 отключает источник опорного напряжен(я ( - 1) от входной цепи интегратора 8. Импульс с выхода трцггера 10, длительность которого определяется временем спада напряжения на выходе интегратора 8 до нуля, поступает иа вход время-импульсного элемента памяти 9, на выходе которого получаегя цифра (-го разряда суммы У( . Импульс переноса, получаемый при сложении цифр г-го разряда,и переноса из 11 - 1) -го разряда, передается в следующий 11+1)-й разряд.Предмет изобретения Гибридное суммирующее устройство, содержащее управляемые проводимости, выполнеи ные на ключах и операционных сопротивленлях, интегратор, триггер, нуль-органы, время- импульсный элемент памяти, резистор, клоч и источник опорного напряжения, отличаюи 1 ееся тем, что, с целью повышения точности, 15 в нем выход интегратора, ко входам которогоподключены уп(равляемые проводимости, соединен со входами двух ноль-органов, второй вход одного из которых подсоединен к источнику опорного напряжения, а второй вход 20 другого - к точке нулевого потенциала, выход первого нуль-органа подключен к установочному входу интегратора, а выход второго нуль-органа - к единичному входу триггера, выход которого подключен ко входу 25 время-импульсного элемента памяти и одному нз входов ключа, соединенного своим выходом интегратора, второй вход ключа через рсзистор подключен к источнику опорного напр як ен и я.30 Тираж 448 Подпсое