321897

Союз Саветоких Социалистических Республиквидетельстваависимое от ав Заявлено 04.1,1970 ( 1391717/26-9) с присоединением заявки1397343 Н 021 т 7/14 Комитет по делам зобретений и открыт при Совете Министро СССР. Чупринов вите Я ПОВЫШЕНИЯ ПОМЕХОЗАЩИЩЕННОСТИ СТРОЙСТ лярности.так, что орог сраается до д устройтшающей да 4, Ветак, что еет порог гого сиг 10 остаается допревывого касяства сигнала лои 10 находятся взистор 11 открыт состояние триггенавливается в опнизким потенцнпз устапогочных иггера в спгнальлогического О на входе помехипорога срабатыранзистор 5 остапе влияет на соор 10 открывает- транзистора 11. Известны устроиства для повышения помехозащищенности сигнальных цепей импульсных и потенциальных схем, работающие по принципу ограничения сигнала.В таких устройствах повышение помехозащищенности путем увеличения порога срабатывания при подаче на их входы сигнала логического О и помехи, увеличивающей этот сигнал, ведет к снижению помехозащищенности устройств при подаче на их входы полезного сигнала логической 1.Целью изобретения является повышение помехозащищенности без увеличения мощности входного сигнала, Это достигается тем, что база одного из ключевых транзисторов подсоединена ко входу устройства через инвертирующий транзисторный каскад, а база другого - через полупроводниковый диод,На чертеже приведена принципиальная схема предлагаемого устройства.Устройство состоит из симметричного триггера 1 с установочными входами 2 и 3; транзисторного ключевого каскада 4, собранного на транзисторе 5, резисторах б и 7 и диоде 8, служащего для увеличения порога срабатыва. ния каскада 4; а также транзисторного ключевого каскада 9, собранного на транзисторах 10 и 11, работающих в ключевом режиме, резисторах 12, И и 14; и диода 15, служащего для предохранения входа устройства от воздействия помехи отрицательной по Величины резисторов б и 7 выбраны ключевой каскад 4 имеет высокий п батывания, т. е. транзистор 5 открыв 5 насыщения только при подаче на вхоства сигнала логической 1, превь порог срабатывания ключевого каска личины резисторов 12 и 13 выбраны транзисторный ключевой каскад 9 пм 10 срабатывания болыпе величины входнала логического О, т. е. транзистор ется в закрытом состоянии и открыв насыщения при воздействии помехи шающей порог срабатывания ключ 15 када 9. При подаче на вход устро гического О транзисторы 5 закрытом состоянии, а трап до насыщения и определяет 20 ра 1, так как последний уста ределенное состояние только алом, подаваемым на один входов. При этом с выхода тр ную цепь поступает сигнал 25 В случае возникновения амплитуда которой меньше вания ключевого каскада 4, т ется в закрытом состоянии и стояние триггера, а транзист 30 ся и вызывает закрывание321897 оставитель А. Мерма Техред 3, Тараиеико Юрчикова рректор О. Волков едак аказ 26/16 Изд.1723 Тираж 473 ПодписноеНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб., д. 4/5 ипография, пр. Сапунова, 2 При этом состояние триггера не изменяется, т. е. помеха на выход устройства не проходит. Этим достигается высокая помехозащищенность при наличии на входе устройства сигнала логического 0.При подаче на вход устройства сигнала логической 1 транзистор 5 открывается и вызывает изменение состояния триггера 1. При этом с выхода триггера в сигнальную цепь поступает сигнал логической 1. Транзистор 10 открывается, а транзистор 11 закрывается и не влияет на состояние триггера,В этом случае при возникновении на входе устройства помехи, понижающей амплитуду входного сигнала, транзистор 5 закрывается и не влияет на состояние триггера, состояние транзисторов 10 и 11 не изменяется, поэтому помеха на выход устройства не проходит. Этим достигается высокая помехозащищенность при наличии на входе устройства сигнала логической 1. 5 Предмет изобретения Устройство для повышения помехозащищенности сигнальных цепей импульсных и потенциальных схем, содержащее управляемый 10 симметричный триггер с ключевыми транзисторами, шунтирующими соответствующие активные элементы триггера, отличающееся тем, что, с целью повышения помехозащищенности без увеличения мощности входного сигнала, 15 база одного из ключевых транзисторов подсоединена ко входу устройства через инвертирующий транзисторный каскад, а база другого - через полупроводниковый диод.