Многоканальное цифровое устройство фильтрации узкополосных сигналов

ОП ИСАНИ ИЗОБРЕТЕН ИЯ ЗИ 378 Союэ Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства Ъов МПК Н 031 т 7/10 Заявлено 23,тг 1.1969 ( 1340249/26-9)с присоединением заявки-Приоритет -Опубликовано 09.т 11.1971. Бюллетень24Дата опубликования описания 12,Х 1,1971 Комитет по делам изобретеиий и открытий при Совете Мииистрав СССРАвторыизобретения В. К. Слока, В. Ф, Стручев и Д. В. Щелкин Заявитель МНОГОКАНАЛЬНОЕ ЦИФРОВОЕ УСТРОЙСТВО ФИЛЬТРАЦИИ УЗКОПОЛОСНЫХ СИГНАЛОВИзобретение относится к радиотехнике и может быть использовано при фильцрации узкополосных сигналов,Известно многоканальное цифровое устройство аналогичного типа, в котором используется единственная резистивная матрица сумматоров, подключаемая последовательно к выходам элементов памяти первого, второго, и-го каналов, с помощью системы управляемых вентилей.Количество этих вентилей определяется числом элементов сдвигавшего регистра и числом каналов и устройства фильтрации. Большое число вентилей приводит к неточности весового суммирования, связанной с неидентичностью коэффициентов передачи используемых вентилей, а также и большому объему аппаратуры.В предлагаемом устройстве, с целью повышения стабильности основных характеристик усцройства и уменьшения объема аппаратуры, выходы дискретных измерителей фазы под. ключены ко входам запоминающих элементов каналов через коммутатор, причем ко входу запоминающего элемента К-го канала с помощью коммутатора подключены выходы дискретных измерителей фазы К, (К+1) и-го, первого,(К - 1) -го каналов, а (аи+К) -й вход матрицы сумматоров соединен с соответствующим выводом запоминаю щего устройства .К-го капала, где К=1,2,3 ии а= 0,1,2На чертеже приведена блок-схема предлагаемого устройства. Оно состоит из дискрет 5 ных измерителей фазы 1, выходы которых чсрез коммутатор 2 подключены к запоминающим элементам 8 каналов, выходы которыхподключены ко входам матрицы 4 сумматоров.Предлагаемое устройство работает следу 10 ющи м об р аз ом,Сигналы, содержащиеся в каждохг канале,поступают на входы дискретных измерителейфазы 1, с выходов которых результаты измерения фазы поступают в запомннающие эле 15 менты 3 через коммутатор 2, Коммутатор осуществляет переключение входов запоминающих элементов каждого канала и выходов дискретных измерителей фазы по следующемуправилу: ко входу запоминающего элемента20 первого канала последовательно подключаются выходы дискретных измерителей фазы первого, второго,п-го каналов, ко входу заломинающего элемента второго канала подклю.чаются последовательно выходы дискретных25 измерителей фазы второго, третьегогг-го,первого каналов, и т. д., наконец, ко входу запоминающего элемента п-го канала последивательно подключаются выходы дискретныхизмерителей фазы и-го, первого, второго30 (гг - 1) -го каналов.31137 В Предмет изобретения Составитель Н. Герасимова Текред Л. Я, Левина Корректоз Т. Бабакина сдактор Е. Гонч Заказ 386/1370 Изд, ЪЪ 1094 Тираж 473 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж.35, Раушская аб., 4/5 Тип, Харьк, фил. пред, Патен Матрица 4 сумматоров при этом подключается к выходам запоминающих элементов каналов следующим образом; первый, вход матрицы подключается к выходу первого завоминающего элемента первого канала, второй вход матрицы подключается к выходу второго запоминающего элемента второго канала,л-й вход матрицы подключается к,выходу и-го запоминающего элемента о-го канала, (и+1) -й вход матрицы подключен к выходу (и+1) -го запоминающего элемента первого канала (п+2) -й вход матрицы подключен к вы ходу (и+2) -го запоминающего элемента вто. рого канала,(ап+К)-й вход мацрицы подключается к выходу (ап+К) -го запоминающего элемента К-го канала, и т. д, (здесь а - целое положительное число, К(п), Таким образом, матрица сумматоров производит суммирование результатов измерения фазы последовательно в каналах уст 1 ройства. Многоканальное цифровое устройствофильтрации узкополосных сигналов в каждом из л,каналов которого включены дискретные измерители фазы, запоминающие элементы и общая матрица сумматоров, отличающееся тем, что, с целью повышения стабильности основных характеристик устройства и уменьше ния объема аппаратуры, выходы дискретныхизмерителей фазы подключены ко входам запоминающих элементов каналов через коммутатор, причем ко входу запоминающего элемента К-го канала с помощью указанного 15 коммутатора подключены выходы дискретныхизмерителей фазы К-го, (К+1) -го,п-го, первого,(К - 1)-го каналов, а (ап+К)-й вход матрицы сумматоров соединен с соответствующим выводом запожинающего уст 1 ройст ва К-го канала, где К= 1, 2, 3и, а=0,1, 2