305587

О П И СА Н И Е ИЗОБРЕТЕНИЯ 305587 бова Соеетскиз Соцвалистическил РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства М МПК Н 031( 191389146/18-24).196 явлено 25,(и исоединением зая ПриоритетОпубликовано митет по делам изобретений и открытий при Совете МинистровУДК 621.374.32(0 71, Бюллетень Х 18 пнсашгя 23.Ч 11.191 4.Ч 1.1 Дата опубликоваш вторзобретени А. Бирюк Заявител НВЕРТОР торы имеют недостаточно Изобретение относится к области вычислительной техники, в частности к инверторам, построенным на интегральных схемах.Известны инверторы, содержащие входной многоэмиттерный транзистор, выходной инвертирующий транзистор, выходной эмиттерный повторитель и промежуточный каскад, выполненный на двухэмиттерном транзисторе, два эмиттера которого подключены к базе и к коллектору выходного инвертирующего транзистора,Однако такие инвер низкую помехоустойчивость и высокое быстродействие.Целью изобретения является создание инвертора с более высокой помехоустойчивостью и ббльшим быстродействием. Для этого в схему инвертора дополнительно введены транзистор и несколько диодов.Такое построение инвертора позволило создать более быстродействующие интегральные схемы с повышенной помехоустойчивостью к емкостным помехам.На чертеже изображена схема описываемого инвертора.Коллектор входного многоэмиттерного транзистора 1 подключен к базе промежуточного каскада, выполненного на двухэмиттерном транзисторе 2, эмиттеры которого подключены к базе и коллектору выходного инвертирующего транзистора 3. К базе выходного эмиттерного повторителя 4 подключен коллектор дополнительного транзистора 5, эмиттер которого через диоды 6 и 7 5 подключен к общему проводу 8, а база - квыходу 9 инвертора. На вывод 10 подается питание инвертора.Резисторы 11, 12, 13 служат для заданиярежима инвертора по постоянному току. О При подаче на все входы транзистора 1высокого уровня входного напряжения транзисторы 2 и 3 включаются, и на выходе 9 инвертора напряжение стабилизируется на уровне напряжения на базе транзистора 3 5 (порядка О, в). При подаче низкого уровнянапряжения хотя бы на один вход транзистора 1 транзисторы 2 и 3 запираются, эмиттерный повторитель 4 отпирается, напряжение на выходе 9 повышается, при достиже нии уровня приблизительно 2,1 в (при двухдиодах в эмиттерной цепи транзистора 5) последний отпирается и напряжение на выходе 9 стабилизируется на уровне 2,1 в. Порог переключения инвертора определяется 25 напряжениями отпирания транзисторов 2 и3 и составляет около 1,4 в. Статическая помехоустойчивость инвертора к помехам различной полярности, определяемая как величина, несколько меньшая разности между 30 соответствующим выходным уровнем и по305587 Предмет изобретения 0,5 в 02, 1 в - 0,7 в ставптель Л. А. Прон Редактор Загребельная Техред Т. П. Курилко Корректор О, С. Зайцева Заказ 1967/17 Изд. М 852 Тираж 473 ЦНИИПИ Комитета по делаги изобретений и открытий при С Москва, )К, Раугвская наб., д, -1/5Подписноегинстров СССР ет ппогрария, пр. Сапунова рогом переключения, составляет для помех обеих полярностей величину около 0,5 в, т. е. такую же, как и помехоустойчивость известных инверторов к помехам положительной полярности. Устойчивость к помехам, вызываемым емкостной связью проводников, пропорциональна отношению статической гомехоустойчивости к полному перепаду напряжения на выходе инвертора и составляет для описываемой схемы величину Повышение быстродействия описываемой схемы обусловлено тем, что крутизна фронтов сохраняется, а амплитуда выходного перепада и, следовательно, длительность фронтов уменьшается.Оптимальное число диодов в эмиттерной неи дополнительного транзистора два, однако инвертор может работать и с ббльшим числом диодов. Инвертор, содержащий выходной пцвертцрующий транзистор, выходной эмиттерцый 5 повторитель, входной двухэмиттерцый инвертирующий транзистор, один из эмиттеров которого подключен к базе, другой - к коллектору выходного ицвертирующего транзистора, база подключена ко входу инвертора 10 через входную логическую схему, выполненную, например, на многоэмиттерном транзисторе, причем коллектор выходного инвертирующего транзистора и эмнттер транзистора выходного эмиттерного повторителя подклю чены к выходу инвертора, коллектор входного цнвертирующеготранзистора подключен к базе транзистора выходного эмигт.рцого повторителя, отлипаоиийся тем, что, с целью увеличения помехоустойчивости и быстро действия, в схему ицвертора введен дополнительный транзистор, коллектор которого подключен к базе транзистора выходного эмиттерного повторителя, база - . к выходу инвертора, эми гтер - к общему проводу через 25 последовательно соединенные диоды.