296102

29602 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЪ Зависимое от авт. свидетельства,6 Заявлено 22.711.1969 ( 1350836,18-24) МПК 6 06 5/О явкис присоединением Приоритет Комитет по лелемизооретений и аткрытипри Совете МинистровСССР УДК 681.325.53(088,8) Опубликовано 12.,1971, Бюллетень8 Дата опубликования описания 26.111.1971 Авторызобретени аявитель СОЮЗНДЯ нститута ":. т ллт, с,. и СР. . гл Я. П. Штурман и Ю, Аия электромоделированиной и технической инфор бора сесоюз ного ции АН С ВЕРСАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНЫХ КОДОВ В ДВОИЧНО-ДЕСЯТИЧНЪЕ Предложение относится к области вычислительной техники и предназначено для преобразования кодов как правильны.;, так и смешанных дробей, а также целых чисел.Известны устройства параллельного действия для преобразования двоичных кодов в двоично-десятичные, выполняющие преобразование правильных дробей и целых чисел. Г 1 реобразование смешанных дробей осуществляется в таких преобразователях программным путем.Предложенное устройство отличается тем, что шины подачи двоичного кода соединены с первой линией задержки и через вычитатель - с второй линией задержки. Выход первой линии задержки соединен с входом элемента запрет а выход второй линии задержки - с входом элемента И. Выходы элементов И и запрет соединены с входами первой линии задержки и вычитателя, вход которого соединен также через запоминающее устроиство с выходом переключателя эквивалентов. Выходы вычитателя и схемы местного управления соединены с входом оператора вычитания, выходы которого соединены с входами переключателя эквивалентов, счетчика, элемента И и с запрещающим входом элемента запрет.Это позволяет упростить схему устройства за счет осуществления последовательного принципа преобразования чисел. На чертеже изображена схема описываемого устройства.Устройство содержит схему местного управления 1, первую линию задержки 2, вычита тель 3, вторую линию задержки 4, запоминающее устройство 5, переключатель эквивалентов 6, оператор 7 вычитания, счетчик 8, элемент И 9, элемент запрет 10, шину 11 управляющего импульса, выходную шину 12 10 и шины подачи двоичного кода 13.Устройство работает следующим образом.Управляющий импульс по шине 11 запускает схему местного управления 1, которая вырабатывает импульсы, необходимые для авто номного функционирования преобразователя.Одновременно по числовым шинам на линиюзадержки 2, на вычитатель 3 и далее на линию задержки 4 поступает двоичный код числа, подлежащего преобразованию. Запоминаю щее устройство (ЗУ) 5 содержит двоичныеэквиваленты десятичных чисел 110=) где 1 г=0, 1, 2, 3, , А. Количество двоичных эквивалентов, равное числу ячеек памяти ЗУ, определяется принятой разрядностью десятич пых чисел. Выбор соответствующего эквивалента задается переключателем эквивалентов 6, который управляется оператором 7, определяющим возможность вычитания.Б режиме преобразования правильных дро- ЗО бей или целых чисел, переключатель эквивалентов 6 в исходном положении установлен на25 30 35 40 45 Заказ 745/8 1 Лзд. МЦ 11 ИИПИ Комитета иоири СоветеМосква, )К,Типографии, пр. Сапунова,Выборку максимального по величине двоичного эквивалента; для правильных дробей 10 - т, а для целых чисел - 10+", Управляющие импульсы с выхода оператора 7, пройдя через переключатель эквивалентов б, возбудят шину соответствующего эквивалента (в данном случае старшего), который последовательно начнет поступать на вычитатель 8, куда одновременно подаются кодовые разряды числа, начиная с младших. Уменьшаемым является С - код числа (а в дальнейшем - остаток), а вычитаемым - двоичный эквивалент (10)а.Разность их заполняет линию задержки 4, а уменьшаемое - линию задержки 2.В первом случае С)(10"), вычитание возможно,При этом оператор 7 вырабатывает серию импульсов, стирающих на элементе запрет 10 код числа (остатка) - -С, а результат вычитания, пройдя через линию задержки 4 и элемент И 9, в качестве остатка С вновь поступит для следующего цикла преобразования. Оператор 7 выдаст импульс на вход счетчика 8, имеющего четыре двоичных разряда, где формируется двоично-десятичный разряд. Одновременно с выхода оператора 7 опрашивающий импульс пройдет через переключатель эквивалентов б, и ЗУ выдаст тот же эквивалент для следующего цикла вычитания. Так будет продолжаться до тех пор, пока сохраняется приведенное выше неравенстве.Во втором случае С 10"), - вычитание невозможно.В этом случае оператор 7 не вырабатывает серии управляющих импульсов для элементов И 9 и запрет 10,Вриду отсутствия блокировки, элемент запрет 10 выдаст в качестве очередного остатка С код, который хранился в линии задеряки 2. На счетчик 8 не поступит счетный импульс от оператора 7, а вместо него последует импульс сброса счетчика и выдача двоичнодесятичного разряда на соответствующие выходные шины 12. На переключатель эквиваленгов 6 с выхода оператора 7 поступит импульс, который переведет этот переключатель на выборку следующего по порядку (меньшего по величине) эквивалента, а управляющий импульс считает этот эквивалент, который начнет вычитаться из очередного остатка С на вычитателе 3.Процесс преобразования будет повторяться до тех пор, пока не будут преобразованы все десятичные разряды числа.В режиме преобразования смешанных двоичных дробей, первоначально преобразуется целая часть дроби, а затем - ее дробная часть (мантисса), При этом двоичные эквиваленты для целой части дроби (10+в), поступают на устройство в последовательности: /е, й - 1, , 3, 2, 1, О. Двоичные эквиваленты для дробной части (10 - "), направляются в следующей последовательности: 1, 2, 3 /е. Предмет изобретения Универсальный преобразователь двоичных кодов в двоично-десятичные, содержащий вычитатель, запоминающее устройство, переключатель эквивалентов, оператор вычитания, счетчик, схему местного управления, две линии задержки, элементы И и запрет, шины подачи двоичного кода, отличаощиися тем, что, с целью упрощения схемы, шины подачи двоичного кода соединены с первой линией задержки и через вычитатель - с второй линией задержки, выход первой линии задержки соединен с входом элемента запрет, а выход второй линии задержки - с входом элемента И, выходы элементов И и запрет соединены с входами первой линии задержки и вычитателя, вход которого соединен также через запоминающее устройство с выходом переключателя эквивалентов, выходы вычитателя и схемы местного управления соединены с входом оператора вычитания, выходы которого соединены с входами переключателя эквивалентов, счетчика, элемента И и с запрещающим входом элемента запрет. Редактор Е. В. Семанова Составители В. В, Игнатущенко Корректор Т. А. Умане29 Тираж 473 Подписное делам изобретений и открытий Мш петров СССРРаушскан наб д, 4/5