М.и. закгейм и л1.и. нейштадт6-ь;:

Номер патента: 900412

Опубликовано: 23.01.1982

Автор: Паулаускас

МПК: H03K 3/286

Метки: токовый, триггером-защелкой, элемент

...15, третий16,В базовые цепи транзисторов 1 и2 токовых шин последовательно включены транзисторы (переходы) 7 и 8.Эмиттер транзистора 7 соединен с базой транзистора 1 и с коллекторомтранзистора 4, а эмиттер транзистора8 соединен с базой транзистора 2 и сколлектором транзистора 3, Коллекторытранзисторов 7 и 8 соединены с коллек-)5тором транзистора 6. Базы транзисторов7 и 8 соединены с третьим управляющимвходом 16.К эмиттеру транзистора 1подключена шина 11 и база транзистора 3, а эмиттер транзистора 2 2 Осоединен с шиной 12 и базой транзистора 5. Эмиттеры транзисторов 6 и 5соединены с выходом источника 13тока, базы транзисторов 5 и 6 с входами 15 опорного напряжения и управ- дляющего напряжения 14 соответственно, Коллекторы транзисторов...

Номер патента: 798822

Опубликовано: 23.01.1981

Авторы: Астров, Лейтан, Рогинская

МПК: G06F 7/38

Метки: арифметическое

...сум" матора, выход которого соединен со входом первой тетрады регистра результата, выход которой соединен со входом блока коррекции, выход которого подключен ко входу второй тет рады регистра результатаНа чертеже представлена блок-схема устройства.Устройство содержит регисТр результата, состоящий из п-тетрад регист ра 1 и первой тетрады регистра 2, ,сумматора 3 блока 4 коррекции, элемента И 5.Арифметическое устройство работает следующим образом.Хранение информации в старшей тетраде 2 и остальных тетрадах регистра 1 в режиме отсутствия арифметической операции происходит путем циркуляции информации с выхода регистРа 1 через 45 элемент И 5 на вход сумматора 3 при наличии признака на входе б. На второй вход сумматора по входу 7 в этом...

Номер патента: 188141

Опубликовано: 01.01.1966

Авторы: Конев, Меерович, Сулйн

МПК: G11C 19/14, H03K 19/20, H03K 23/76

Метки: базе, бездиодного, логическая, магнитного, не-или, регистра, сдвигающего, схема, элемента

...общей петлей связи без балластного сопротивления и систему обмоток.Предложенное устройство отличается тем, что общая петля связи включает дополнительный входной сердечник, причем обмотка считывания пронизывает все сердечники схемы, обмотка записи - один выходной сердечник, обмотка импульсной подготовки - буферный сердечник и входные сердечники, а обмотка постоянного смещения - только входные сердечники. Это позволяет реализовать логическую функцию НЕ - ИЛИ и исключить обратный поток информации,На фиг. 1 изображена предлагаемая схема на фиг. 2 - программа импульсов для питания схемы.Схема включает входные сердечники 1 и 2 буферный сердечник 3, выходной сердечник 4 обмотку записи 6, обмотку считывания 6, об тотку импульсной подготовки 7,...

Номер патента: 1360430

Опубликовано: 27.06.1996

Автор: Глушан

МПК: G06F 17/17

Метки: задачи, оптимального, плоскости, размещения, решения, схемы, элементов

Устройство для решения задачи оптимального размещения элементов схемы на плоскости, содержащее генератор тактовых импульсов, блок памяти топологии графа, блок памяти, элемент И, группу элементов И, группу элементов ИЛИ, группу регистров, элементы задержки, буферный регистр, накапливающий сумматор, два распределителя импульсов, блок формирования перестановок, триггер, вычитатель, схему сравнения, элемент запрета и коммутатор, причем информационный вход устройства соединен с информационным входом блока памяти топологии графа, выход генератора тактовых импульсов соединен с информационным входом первого распределителя импульсов и первым входом элемента запрета, выход которого соединен с синхронизирующим входом блока формирования перестановок,...

Номер патента: 1487703

Опубликовано: 20.05.1996

Авторы: Глушан, Калмычек, Курейчик, Рябец

МПК: G06F 17/00

Метки: задачи, плоскости, размещения, решения, схемы, элементов

Устройство для решения задачи размещения элементов схемы на плоскости, содержащее генератор тактовых импульсов, блок памяти топологии графа, блок памяти, элементы И, группу элементов И, группу элементов ИЛИ, блок регистров, элементы задержки, первый буферный регистр, сумматор, два распределителя импульсов, блок формирования перестановок, первый триггер, вычитатель, схему сравнения, элемент ЗАПРЕТ, первый коммутатор, шифратор, дешифратор и блок умножения, входы множимого которого соединены с выходами вычитателя, а вход множителя с выходом дешифратора, вход которого соединен с выходом шифратора, информационный вход устройства соединен с информационным входом блока памяти топологии графа, выход генератора тактовых импульсов соединен с...