Блйотекд г-в. а. пелипейкоои

О П И С А Н И Е 269297ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельства аявлсцо 18,1.1969 1307781/18-2 ч. 21 е, 36/1 ки М рисоедцнением за риоритет 1 г 31 Комитет по делам зобретеиий и открыти при Совете Министров СССРлетець ЛЪ бликовацо 17.17,1970 УДК 621.327,53 (088,8 Дата опубликования описания 27 ЛП 1.197 ОСОБ КОНТРОЛЯ НАГРУЗОЧНОИ СПОСОБНОСТИ ПОРОГОВЫХ СХЕМИзобретение относится к контрольно-измерительной технике, в частности к контролю параметров цифровых интегральных схем.Известен способ контроля цагрузочной способности пороговых логических схем и их классификации путем подачи входных воздействий и измерения выходных параметров. При подаче на выход контролируемой схемы напряжения, заданного для данного типа схем уровня, и измерении установившегося при этом нагрузочного тока возникает опасность выхода цз строя проверяемых схем за счет возможной токовой перегрузки,Цель изобретения - повысить эффективность контроля.Это достигается тем, что в выходную цепь контролируемой схемы задают линейно возрастающий нагрузочный ток и фиксируют его величину при достижении выходным напряжением заданного порогового уровня.При определении нагрузочной способности схем предлагаемым способом цагрузочный ток не может превысить уровня, реально допустимого для каждой проверяемой схемы, так как рост тока прекращается при достижении выходным напряжением заданного уровня, что исключает возможность токовых перегрузок для лучших экземпляров проверяемых схем. Описываемый способ позволяет также с большей точностью классифицировать проверяемые схемы ца группы по нагрузочнои способности, а таже упрощает реализацию устройств контроля за счет чего, что технически измерение одного потенциала с высокой 5 точностью значительно проще, чем заданиенескольких контрольных напряжений также с высокой точностью при значительном токе нагрузки.На чертеже дана схема реалцзаццц предла гаемого способа проверки пороговых схем,например цифровых интегральных микросхем И - НЕ типов ДТ 7 ц ТТ.7.На вход И интегральной схемы 1 пз задатчика входных сигналов 2 подают сигнал логической 1, при этом на выходе проверяемой схемы будет сигнал логического 0, определяемый остаточным напряжением участка коллектор-эмцттер выходного транзистора. Если теперь в коллекторную цепь откры того транзистора от отдельного источника 3через измерительное устройство 4 задавать возрастающий ток (аналогично тому, как через этот транзистор протекают входные токи других интегральных схем, прц включении пх 25 входов на выход данной интегральной схемы),то базовый ток выходного транзистора прц имеющемся у него коэффициенте усиления и при определенной величине выходного тока, окажется недостаточным для удержания ЗО транзистора в насыщенном состоянии, и тог269297 Предмет изобретения Составитель В. А, КомаровТекред А. А. Камышникова Корректор И. С. Хлыстова Редактор В. Дибобес Заказ 2321/1 Тирак 480Подписное Цг 1 ИИПИ Комитета по делам изобретений и открытий прп Совете Мшистров СССР Москва, )К, Раушская паб., д. 4/б Типография, пр. Сапунова, 2 да его остаточное напряжение на коллекторе, т. е. напряжение логического 0 - начнет возрастать. В момент, когда это напряжение достигнет предельного верхнего значения, допустимого для напряжения логического О, автоматически с помощью схем 5 сравнения и фиксации прекращают рост задаваемого тока, а его величину регистрируют измерительным устройством 4 и одновременно производят с помощью пороговых схем б сравпения автоматическую оценку качества контролируемой схемы по пагрузочной способности, т. е. ее классификацию - отнесение к определенной группе по данному параметру.Найденная таким спосооом величина максимального тока нагрузки интегральной схемы по максимально допустимому значению напряжения логического О на ее Выходе становится ценной информацией при синтезе РЯЗЛИЧНЪХ УЗЛОВ, УКЯЗЬВЯ 1 ИЯ На ТО КЯКОЕ количество входов в зависимости от величин их входных токов может быть включено на выход данной проверенной интегральной 5 схемы,10 Способ контроля нагрузочной способностипороговых схем, например интегральных, путем подачи входных сигналов п измерения выходнь 1 х параметров схем, отличающийся тем, что, с Келью повышения эффективности 15 контроля, в выходную цепь контролируемойсхемы задают линейно возрастающий нагрузочный ток и фиксируют его величину при достижении выходным напряжением заданного порогового уровня.