Многотактный реверсивный распределитель

ОПИСАН ИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваЗаявлено 11. .1969 ( 1311107/18-24) Кл. 21 ат, 3622 с присоединением заявкиМПК б 06 1/046 11 с 19/00УДК 621,374,36 (088,8 Комитет по делам зобретений и открытий при Сосете Министров СССРИ, Левин, Г. И. О сследовательский т по автоматизац янский и Заявител проектно-когорных маши Ц" , р-1.хл 1ь 1 ь х МНОГОТАКТНЫЙ РЕВЕРСИВНЫЙ РАСПРЕДЕЛИТ 25 Изобретение относится к области автоматики и может быть использовано в аппаратуре для управления большим числом объектов, работающих по последовательно-челноковой системе, где движение распределителя может быть согласовано с окончанием цикла их работы.Известны многотактные реверсивные распределители, у которых направление движения зависит от заданной последовательности подачи импульсов в тактовые шины, число которых достигает минимум трех.Ячейки располагаются на объектах управления и связаны между собой кабелем или соединительными проводами, Наличие большого количества тактовых шин снижает надежность и помехоустойчивость распределителя, усложняет монтаж и демонтаж аппаратуры.Цель изобретения - сокра:цение соединительных шин между ячейками и повышение помехоустойчивости распределителя.Это достигается тем, что к двум общим шинам управления параллельно подключены частотно-избирательные (селективные) элементы с выпрямителями на выходе. Вход каждой ячейки, по которому включается элемент Память, соединен через элемент ИЛИ с выходами двух схем О, ко входам каждой из которых подключены выход частотно-избирательного элемента данной ячейки и выход элемента Память одной из смежных ячеек, авход каждой ячейки, по которому выключается элемент Память соединен через элементНЕ с выходом частотно-избирательного эле 5 мента этой ячейки.Схема многотактного распределителя начастотных фильтрах и бесконтактных логических элементах изображена на чертеже,Распределитель содержит в каждой ячейке10 частотно-избирательный элемент 1 с выпрямителем на выходе (на схеме не изображен),схемы совпадения И 2 и 8, элемент ИЛИ4, элемент НЕ б и элемент Память 6. Сигналы управления распределителем поступают15 на шины 7 - 9,Частотно-избирательные элементы 1 ячеекраспределителя настроены на различные частоты, Например, для случая трехтактного управления на частоту настроены элементы 120 первой, четвертой, седьмой и т. д. ячеек, начастоту- элементы 1 второй, пятой, восьмой и т. д. ячеек, на частоту з - элементы 1третьей, шестой, девятой и т. д. ячеек.В исходном состоянии элементы Память 6всех ячеек распределителя выключены (напрямом выходе элементов отсутствуют сигналы логической единицы). Для включенияэлемента 6 первой ячейки к шинам 7 и 8 необходимо подключить переменное напряжение сЗО частотой , а на шину 9 подать сигнал логи266841 4 Составитель В, Е. ВалюженичТехред Т. П. Курилко Корректор Н. С, Сударенкова Редактор Н. Вирко Заказ 1821/3 Тираж 480 Подписное ЦИ 11 И 11 И Комитета по делам изобретений и открытий при Совете 1 ннистров СССР Аосква 5 К, Раугпская наб., д, 4/5Типография, пр. Сапунова, 2 ческая единица. В результате этого на выходах элемента 1 и схемы И 2 появится сигнал логическая единица. Этот сигнал, пройдя через элемент ИЛИ 4, включает элемент Память первой ячейки, после чего сигнал с шины 9 можно снять.Элемент 6 будет находиться во включенном состоянии при наличии сигнала на выходе элемента 1 и отсутствии сигнала на выходе элемента НЕ б.Следующая ячейка рспределителя подготовлена к включению сигналом с выхода элемента Память предыдущей ячейки, подаваемым на вход схемы И 2 данной ячейки. Движение распределителя в прямом направлении происходит под действием импульсов переменного напРЯжениЯ с частотами 1 , и 1 а, последовательно подаваемых на шины 7 и 8. Для надежного переключения необходимо перекрытие импульсов смежных частот во времени.Обратная последовательность импульсов, 12 и 1, в шинах 7,и 8 будет соответствовать движению распределителя в другом направлении, поскольку выход каждого. элемента Память соединен с цепями подготовки включения двух смежных ячеек (схемы И 2 и 3).Таким образом, каждая г-ая ячейка подготавливает цепь включения (а + 1) -ой ячейки 5 по коду движения распределителя,Предмет изобр етен и яМноготактный реверсивный распределитель,содержащий в каждой ячейке элемент Па мять и логические схемы И, ИЛИ и НЕна его входах, отличающийся тем, что, с целью упрощения устройства и повышения его помехоустойчивости, к шинам управления параллельно подключены частотно-избирательные 15 элементы с выпрямителями на выходе, входэлемента Память каждой ячейки соединен через элемент ИЛИ с выходами двух схем И, ко входам каждой из которых подключены выход частотно-избирательного элемента 20 данной ячейки и выход элемента Памятьод.ной из смежных ячеек, а другой вход элемента Память каждой ячейки соединен через .элемент НЕ с выходом частотно-избиратель ного элемента этой ячейки.