Реверсивный дешифратор

Союз Соввтскиз Социалистическиз Республик21 ат, 36/18 аявлено 16 11.1968 ( 1220129/ присоединением заявкиПриоритет омитет оо дела МПК Н 031 т.УДК 681.325,53(088 зобретений и открыти ори Совете Министров публиковано 04.Ч 11.1969, Бюллетень22 Дата опубликования оп ания 12,ХП.19 Авторыизобретения Г. олосов Ф, Мелехин, Б. Амысльская иловидов еский институт аявите ина политех, Калинина ВЕРСИВНЫЙ ДЕШИФРАТОР 2 ках и шчей.На чертеже показана схема реверсивногодешифратора и его подключение к матрице 1 МОЗУ с линейной выборкой на пв чисел, содержащей по одной адресной шине 2 на число. Схема содержит четыре ключа 8 - б на магнитных сердечниках 7 с ППГ и диодах 8, выполненные по принципу распределения то ка, матрицу (иХп) из диодов 9 для коммутации импульсов тока записи, матрицу пХп из диодов 10 для коммутации импульсов тока считывания и четыре импульсных формирователя тока 11 - 14, через которые схема под ключается к источнику питания 15.Ключи 8 - б представляют собой разветвленную цепь, каждая ветвь которой содержит многовитковую обмотку 1 б магнитного сердечника и диод 8, В ключах 8 и б диоды под ключены к обмоткам анодами, а в ключах 4и б - катодами. Ключи 8 и 4 образуют две ступени выбора адресной шины при записи, а ключи б и б - при считывании. Выходы ключа 8 подключены к анодам диодов 9, 25 а к катодам диодов 9 подсоединены адресныешины. К этим же точкам подсоединены аноды диодов 10. Катоды диодов 10 подсоединены к выходам ключа б. Вторые концы адресных шин объединены в п групп (соотК, А. Г, Леонтьев и Н. И, Р Ленинградский ордена Ле им. М, Изобретение относится к области вычислительной техники, в частности, к области запоминающих устройств.Известны дешифраторы для запоминающих устройств, содержащих матрицы сердечников, прошитых адресными шинами, в которые включены диоды, источник питания и формирователи тока записи и считывания, подключенные через ключи к адресным шинам,В предложенном дешифраторе ключи выполнены в виде переключателей тока, работающих на принципе распределения тока, а выходы разноименных формирователей объединены и подключены к источнику питания.Это упрощает дешифратор.На чертеже показано описываемое устройство.Оно содержит матрицу 1 МОЗУ с линейной выборкой и одной адресной шиной на число, адресную шину 2 с сердечниками матрицы МОЗУ, ключи 8 - б на сердечниках с ППГ, магнитные сердечники 7 ключей, 4 п штук по и в каждом ключе (пе - число адресов МОЗУ), диоды 8 в ключах (п штук в каждом ключе), диоды 9 матрицы записи (пХп штук), диоды 10 матрицы считывания (пХп штук), формулирователи 11 - 14 тока записи и считывания, источник питания 15, многовитковые (распределяющие) обмотки 1 б на сердечниины 17 подготовки сердечников клю247351 4 7 /б Составитель В. М. ЩегловРедактор Л, А. УтехинаТехред Л. В. Куклина Корректоры; Л, Корог аказ 3085/8 Тираж ЦНИИПИ Комитета пооткрытий при Совете Москва Ж, Раушс од и М Коробова480 Подписноеделам изобретенийМинистров СССРкая наб., д. 4/5 ипография, пр, Сапунова, 2 ветственно второй ступени выбора в матричной схеме коммутации) и подсоединены ксоответствующим выходам ключей 4 и 5.Для ввода информации в дешифратор используются шины 17, содержащие обмоткиподготовки сердечников 7 ключей.При обращении к ЗУ вначале производитсяподготовка ключей, Одновременно готовятсяключи 3, 4 и 5, б. Подготовка осуществляетсяпо шинам 17 подготовки. При опросе ключа 10импульсом тока только одна ветвь содержитобмотку сердечника, который будет перемагничиваться по пологому участку петли гистерезиса. В остальных ветвях содержатся обмотки сердечников, которые будут перемаг-15ничиваться по крутому участку петли гистерезиса. Эти ветви имеют большой импеданс.Таким образом, подготовка ключа создает внем одну и только одну проводящую ветвьдля распределяемого импульса тока. При 20этом ключи 3, 4 и ключи б, б обеспечиваютвыбор только одной адресной шины,В режиме считывания запускаются формирователи 11 и 12, при этом импульс идет отформирователя 11 последовательно черезключ б, выбранную адресную шину, диод 10,ключ б к формирователю 12 и на минусисточника питания.В режиме записи запускаются формирователи 13 и 14, и импульс проходит последова тельно от формирователя 13 через ключ 3, диод 9, адресную шину, ключ 4 к формирователю 14 и на минус источника питания.Таким образом, схема реверсивного дешифратора обеспечивает прохождение положительного и отрицательного импульса тока по выбранной адресной шине. Выбор адресной шины происходит в результате соответствующей подготовки сердечников ключей,Развязывающие диоды 9 и 1 О служат для устранения ложных путей при прохождении отрицательного и положительного импульса, а диоды 8 используются для устранения короткозамкнутых контуров при подготовке сердечников. Предмет изобретения Реверсивный дешифратор для запоминающих устройств, содержащих матрицы сердеч. ников, прошитых адресными шинами, в которые включены диоды, источник питания и формирователи тока записи и считывания, подключенные через ключи к адресным шинам, отличающийся тем, что, с целью упрощения дешифратора, ключи выполнены в виде переключателей тока, работающих на принципе распределения тока, а входы разноименных формирователей объединены и подключены к источнику питания.