Умножитель частоты

(51)5 Н 03 В 19/О ЕТЕ ИЗОБ ИСАН ТЕЛ ЬСТВУ АВТОРСКОМУ С. М 4 свидетельство СССРН 03 В 19/00, 25.11,8 оцг е 1 вч - зн стотного ачение частоты в диапазона вход 5 в м, при -- (1 херхнеи границы ного сигнала. Таим об изменение ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(57) Изобретение относится к области автоматики и вычислительной техники, Целью Изобретение относится к области автоатики и вычислительной техники и может ыть использовано в устройствах для часотных измерений.Целью изобретения является упрощеНа.чертеже представлена структурная электрическая схема умножителя частоты.Умножитель частоты содержит делительчастоты 1, измеритель 2 периода, цифровой формирователь кода 3 поддиапазона, управляемый делитель частоты 4, преобразователь кода 5, цифровой коммутатор 6, счетный вход 7, информационный вход 8 и выход 9.Умножитель частоты работает следующим образом.Делитель частоты 1 делит частоту импульсов 11, поступающих со счетного входа делителя частоты 1, на число К, которое определяет коэффициент умножения, Измеритель 2 периода Т; входного сигнала с информационного входа 8 формирует цифровой эквивалент (=.1,2,. ) этого периода путем счета импульсов т 0 гт 01/К. Таким образом, на его выходе во время каждого изобретения является упрощение, Умножитель частоты содержит делитель 1 частоты, измеритель 2 периода, цифровой формирователь кода 3 поддиапазона, управляемый делитель 4 частоты, преобразователь кода 5, цифровой коммутатор 6. Цель изобретения достигается за счет упрощения алгоритма функционирования, упрощения реализации блоков и межблочных связей, 1 ил. последующего периода Т 1 входного сигнала представлена информация о величине предыдущего периода Т входного сигнала в виде цифрового эквивалента Мь Этот эквивалент формируется путем счета импульсов с выхода делителя частоты 1, Число разрядов цифрового эквивалента М определяется выражением ц = з+и, где з - число младших разрядов, и - число старших разрядов, соединенных с преобразователем кода 5, ПриТ 01 1этом ц 09 г - , где туч - значенинч астота нижнеи границы частотного ди она входного сигнала умножителя част Кроме того, оцг - -,- ъМ осуществляется в з младших разрядах измерителя 2 периода, причем в старшем з-ом его разояде всегда логическая 1". Пр;-1, - , где 1 - О. 1,2, и. соответЬ . 1 в2 2х -ственно более старшие разряды, чем измерителя 2 перпсда,нумеруются э+1, а уровень логической "1" самого старшего из разрядов э+1 определит поддиапазон входного сигнала в каждый его период Ть Таким образом преобразователь кода 5 выполняет функцию определейия номера частотного поддиапазона входного сигнала по значению кода и старших разрядов числа Мь а также по з-му его разряду, также соединенному с преобразователем кода 5. При этом наиболее старший разряд измерителя 2 периода имеет наивысший приоритет, В результате, при любом изменении частоты 1 х логическая "1" будет иметь место только на одном (и+1)-м выходе преобразователя кода 5. Цифровой формирователь кода 3 обеспечивает деление цифрового эквивалента М, на число 1.= 2" путем сдвига кода М, в сторону младших разрядов на 1; = гп разрядов, где 11 - номер разряда кода М 1 с логической "1" наивысшего приоритета, Таким образом, коэффициент деления тактовой частоты импульсов управляемого делителя частоты 4 определяется соотношеК 1нием 0 ---- согласно принадлежности частоты гх тому или иному поддиапазону, При этом на выход цифрового коммутатора б пройдет один из сигналов делителя частоты 1 в соответствии: номером поддиапазона 1 х - по сигналу преобразователя кода 5, Частота импульсов по входам цифрового коммутатора б также установлена по двоичному принципу путем соединения с соответствующими разрядными выходами (и входа) делителя частоты 1. При этом частота выходного сигнала цифрового коммутатора б определяется выражением 1 к = 1 о/у. Таким образом, величина периода выходногосигнала (шина 9) определяется выражениемТоых = (М 1/,1/1 К = Й 1/1 о 1.Так как М; = Т1 о 1/К, то имеем Твых =5 =Т 1/К, Следовательно, коэффициент умножения К = сопя во всем диапазоне изменения 1 х При этом погрешность преобразованияпри простоте устройства не превышает максимального значения, достаточного для час 10 тотных измерений во всем диапазонеизменения 1 х. При описанном алгоритмефункционирования. упрощается реализациявсех блоков, упрощаются связи между всеми блоками,15 Формула изобретенияУмножитель частоты, содержащий делитель,частоты, измеритель периода, счетный вход которого соединен с тактовым выходомделителя частоты, и управляемый делитель20 частоты, при этом счетный вхорд делителячастоты является входом сигнала тактовойчастоты умножителя частоты, информационный вход измерителя периода являетсяинформационным входом умножителя25 частоты, а выход управляемого делителячастоты - выходом умножителя частота,о т л и ч а ю щ и й с я тем, что, с цельюупрощения, введен преобразователь кода, амежду разрядным выходом измерителя пе 30 риода и счетным входом управляемогоделителя частоты введены последовательносоединены цифровой формирователь кодаподдиапазона и цифровой коммутатор, разрядный информационный вход которого35 подключен к разрядному выходу делителячастоты, информационный вход преобразователя кодов - к разрядному выходу измерителя периода, управляющий вход - квыходу цифрового формирователя кода под 40 диапазона, а выход - к информационномувходу управляемогэ делителя частоты,