169894

Номер патента: 570998

Опубликовано: 30.08.1977

Автор: Дубовицкий

МПК: H03K 13/02

Метки: арифметических, временная, выполняющих, задержка-код, код, кодами, напряжение, операции, преобразованными, преобразователей, разрядных, устройств

...о -1 о . 1где Ь 1 - погрешность, вносимая,в преобразуемое напряжение, обусловленная нестабильностью параметров схемы.60 Для уменьшения погрешности Лпреобразователи 2 и 3 имеют общее напряжение питания.Контролируемый преооразователь производит обратное преобразование напряжения в 65 пропорциональный двоичный код,15 21 25 30 35 40 45 50 55 60 65 Следовательно, если преобразователи 2 и 9 имеют равный образцовым преобразователям дискрет преобразования, то они формируют коды, значение которых отличается от контрольного на величину, определяемую погрешностью преобразования указанных преобразователсй.Лнализируя величину погрешности путем сравнения ее с заданным значением, можно сделать заключение о правильности преобразования...

Номер патента: 610099

Опубликовано: 05.06.1978

Авторы: Иванов, Румакин

МПК: G06F 3/00

Метки: телемеханическая

...путем прибавления к коду 1111 единицы, вследствие чего сигнал на выходе блока сравнения 16 в этом тайте также отсутствует. Если код 0000 является адресным кодом одного из устройств 1, цепь генерации кодов в шине обмена 3 автоматически восстанавливается и система продолжает работу.Таким образом, процесс опроса всех устройств 1, входящих в состав системы, состоит в последовательной генерации в шину обмена только адресных кодов этих устройств. Это сводит до минимума избыточность передаваемой по шине обмена 3 информации.При появлении сигнала от контролируемого объекта иа выходе 16 какого-либо устройства1 (свидетельствующего, например, об аварийном состоянии этого объекта), иа выходе блока управления 10 этого устройства после,подачи на...

Номер патента: 1172381

Опубликовано: 07.09.1986

Автор: Никитюк

МПК: G01T 7/00

Метки: информации, камеры, координатной, регистрации

...триггеров в группе, Выходы триггеров подключены к первой группе из 256 входов блока асинхронного пре образования и задержки кода, Выходы триггеров каждой группы соединены также с входами соответствующих им элементов ИЛИ 3-03-15, выходы которых подключены к второй группе из 16 входов блока асинхронного преобразования и задержки кода и к входам элемента ИЛИ 3-16. Выход элемента ИЛИ 16 соединен с вторыми и управляющими входами триггеров регистра (на фиг. показано одной связью на каждую группу). Если хотя бы на одном из триггеров регистра 2 содержит ся информация, то на выходе элемента ИЛИ 3-36 вырабатывается сигнал, запрещающий занесение данных на регистр. На управляющий вход 7 подается сигнал сброса блока 4 в исходное состояние (от...

Номер патента: 548891

Опубликовано: 28.02.1977

Автор: Заровский

МПК: G06F 7/00, G11C 19/00

Метки: сдвига

...4, управляющие элементы 5, 6, шину сдвига 7, 548891элементы ИЛИ 8, первые и вторые дополнительные элементы И 9, 10.Устройство работает следующим образом, При поступлении по шине сдвига 7 сигнала Сдвиг открываются элементы 3, а также первый управляющий элемент 5, если первый триггер регистра 1 находится в состоянии 1, или второй элемент 6, если этот триггер регистра 1 находится в состоянии О. В результате содержимое левой половины регистра 1 через элементы 3 передается в четные триггеры регистра 2 и через элементы 9 и 10 в зависимости от состояния первого триггера регистра 1 (нуль или единица) в прямом или обратном коде передается в нечетные триггеры регистра 2. Первый триггер регистра 2 сигналом Сдвиг устанавливается в состояние О....

Номер патента: 1037328

Опубликовано: 23.08.1983

Автор: Говоров

МПК: G09G 1/08

Метки: графической, информации, отображения

...восьмого элемента И, а четвертый вход подключен к выходу девятого элемента И, к третьему входу пятого элемента ИЛИ, выход которо" го соединен с вторым входом первого элемента ИЛИ и является первым выходом блока, выход четвертого элемента ИЛИ подключен к треть-.ему входу шестого элемента ИЛИ, выход которого подключен к входамсчетчика и является вторым выходом блока,На Фиг. 1 представлена структурная схема,ф на Фиг. 2 - функциональная схема блока генерации символов, на Фиг. 3 - структурная схема блока генерирования линий,Устройство содержит блок 1 бу ферной памяти,.первый 2 и второй 3регистры, блок 4 генерирования символов, блок 5 генерирования линийдешифратор б и элемент И 7.Блок 4 генерирования символовсодержит первый элемент ИЛИ 8,...