Устройство для вывода информации

СО 1 ОЗ СОЮЗЕ ТСКИХ сгэ 11 иА 11 ис 1 и 1 е ски Р Е С 1 У Б 11 И К 5.О 679480 06 Г 3/О ИСАНИЕ ИЗОБРЕТЕНИЯ АВТОРСКО СВИДЕТЕЛ ЬСТ(57) Изобретение относится к вычисл ной технике. Цель изобретения - повн быстродействия устройства за счет уме ния в нем времени прохождения сигнал тывания, Для этого в устройство, содер регистры 1, 2, триггеры 3, 6, элемент элемент задержки 5, введены элемент элемент ИЛИ 8. Устройство обеспеч прием входной информации и выдачу выход в зависимости от тактового нала и сигнала считывания. 1 ил,ТВО ДЛЯ ВЫВОДА ИНФОР ГОСУДАРСТВЕН 1 ЫЙ КОМИТЕТПО ИЭОБРГТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССРМ 1451672, кл, 6 06 Г 3/00, 1987,Авторское свидетельство СССРМ. 1241221, кл, 6 06 Е 3/00, 1984.Авторское свидетельство СССРВ 651336, кл. 6 06 Г 3/02, 1977. ительщение ньшеа счижащее 4 Ии И 7 и ивает10 Изобретение относится к вычислительной технике и предназначено для вывода информации с запоминающих устройств.Целью изобретения является повышение быстродействия устройства,На чертеже приведена схема предлагаемого устройства.Устройство содержит первый 1 и второй 2 регистры, первый триггер 3, первый элемент И 4, элемент 5 задержки, второй триггер б, второй элемент И 7 и элемент ИЛИ 8,Устройство работает следующим образом,П редполжим, что в исходном состоянии регистры 1 и 2 и триггеры 3 и б находятся в нулевом состоянии. Во всех точках схемы присутствуют низкие уровни напряжения.Сигналы информации поступают на информационные входы регистра 1, Одновременно тактовый сигнал поступает на вход записи регистра 1, на первый вход триггера 3 и нэ первый вход элемента И 7, При этом информация записывается в регистр 1, а триггер 3 устанавливается в единичное состояние и высокий уровень напряжения с его выхода поступает на второй вход элемента И 4, На выход элемента И 7 тактовый сигнал не проходит, так как на втором входе элемента И 7 присутствует низкий уровень напряжения, поступающий с выхода триггера 6,Таким образом, устройство перешло в состояние ожидания сигнала считывания. Сигнал считывания поступает нэ первый вход элемента И 4, который пропускает его на свой выход, и на первый вход триггера б, устанавливая его в единичное состояние, С выхода элемента И 4 импульс записи через элемент ИЛИ 8 поступает на вход записи регистра 2 и на вторые входы триггеров 3 и 6. В результате информация из регистра 1 переписывается в регистр 2, поступая на выходы устройства, а триггеры 3 и 6 устанавливаются в исходное состояние - нулевое,Таким образом, время прохождения сигнала считывания от входа устройства до входа записи регистра 2 равно суммарному времени задержки элементов И 4 и ИЛИ 8,В устройстве возможен также режим работы, при котором импульс считывания поступает на вход устройства ранее, чем тактовый сигнал от ЗУ, В этом случае им 15 20 25 30 35 40 45 50 пульс считывания поступает на первый вход элемента И 4 и первый вход триггера б,устанавливая его в единичное состояние. На выход элемента И 4 импульс считывания не проходит, так как на втором входе элемента И 4 присутствует низкий уровень напряжения, поступающий с выхода триггера 3, С приходом от ЗУ тактового сигнала, поступающего на вход записи регистра 1, на первый вход триггера 3 и на первый вход элемента И 7, информация от ЗУ записывается в регистр 1, триггер 3 устанавливается в единичное состояние, а тактовый импульс через элемент И 7, элемент задержки и элемент ИЛИ 8 поступает на вход записи регистра 2 и на вторые входы триггеров 3 и 6. На информационных входах регистра 2 к этому моменту (за счет элемента задержки) установилась информация, записанная в регистр 1. Информация из регистра 1 переписывается в регистр 2 и поступает на выходы устройства, а триггеры 3 и б устанавливаются в исходное нулевое состояние.Формула изобретения Устройство для вывода информации, содержащее первый и второй регистры, первый и второй триггеры, первый элемент И, элемент задержки, информационные входы первого регистра являются информационными входами устройства, выходы первого регистра соединены с информационными входами второго регистра, выходы которого являются выходами устройства, первый вход первого триггера является тактовым входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены второй элемент И, элемент ИЛИ, причем первый вход второго элемента И соединен с входом записи первого регистра и тактовым входом устройства, первый вход второго триггера - с первым входом первого элемента И и является входом считывания устройства, выход первого триггера подключен к второму входу первого элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с вторыми входами первого и второго триггеров и входом записи второго регистра, выход второго триггера подключен к второму входу второго элемента И, выход которого через элемент задержки соединен с вторым входом элемента ИЛИ,