Способ параметрического контроля мдп-интегральных схем
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1674022
Авторы: Бродницкая, Левковец, Мельницкий, Соболева
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 167402 5)5 6 01 И 31/2 НИЕ ОБР О ЕЛЬСТ АВТОРСКОМУ СВ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР(54) СПОСОБ ПАРАМЕТРИЧЕСКОГО КОНТРОЛЯ МДП-ИНТЕГРАЛЪНЫХ СХЕМ (57) Изобретение относится к микроэлектронике. Цель изобретения - уменьшение времени контроля путем уменьшения коли-Изобретение относится к микроэлектротехнике, в частности, с способам параметрического контроля схемы на М ОП-ТРАНЗИСТОРАХ.Цель изобретения - сокращение времени контроля,Сущность способа заключается в использовании результатов оценки величины встроенного заряда в подзатворном окисле транзисторов микросхемы, Оценка идет по результатам измерений контрольно-тестовых структур на пластине. Ионы щелочных металлов, образующие подвижный встроенный заряд (заряд подвижных ионов), могут располагаться в разных местах окисла, поэтому встроенный подвижный заряд в подзатворном окисле может не только снижать среднюю величину порогового напряжения контрольных тестовых структур, но и (что наиболее вероятно в этом случае) увеличивать разброс СКО (о) величин пороговых пераций для оценки кащность способа заклюнии результатов оценки ого заряда в подзатвористоров микросхемы, по результатам измереараметров контрольных ров на пластине, опрентов вариации порогоэффициентов вариации ений, коэффициентоввеличины их отношеез встроенного подвижодзатворном окисле чина этого отношения чества длительных о чества пластины, Су чается в использова величины встроенн ном окисле транэ Оценка проводится ния электрических и тестовых транзисто деления коэффицие вых напряжений, ко пороговых напряж вариации крутизн и ния. Для пластин б ного заряда в и транзисторов вели меньше единицы. напряжений. Кроме того, при отборе пластины, разбраковке пластин на предмет дпроявления в них подвижного заряда в под- О затворном окисле, необходимо иметь результаты измерения на каждой пластине не только пороговых напряжений контрольных ф ф тестовых структур, но и их крутизны. Результаты измерений крутизны контрольных тес- . ЬЭ товых транзисторов дают необходимую в 1 Я этом случае информацию о толщине подзатворного окисла, ее разбросе по пластине и косвенно позволяют оценить величину заряда, обусловленного захватом носителей заряда поверхностных состояний, Неоднородность величин пороговых напряжений транзисторов на пластине зависит от факторов, обуславливающих неоднородность их крутизны, но кроме .этого неоднородность величин пороговых напряжений транзисторов зависит и от наличия подвижного заряда в окисле, когда изменчивость значенийкрутизны транзисторов на пластине к этому фактору на чувствительна. Таким образом, сопоставляя средние значения и разброс крутизны транзисторов контрольных тесто вых структур на пластине с Величинами средних значений "; разбросав их порогоВых напряжений мОжнО судить о наличии В подзатнорном окисле транзисторов на пла. стине подвижного заряда, который приве дет к сдвигу пороговы. напряжений транзисторов и к отказу микросхем.П р и м е р. На автоматическом изме" , рительном стенде произнсдят Измеренияпороговых напрякений и крутизн контрольных тестовых транзисторов В 10 микросхе" мах на пластине, Для 0 измеренных контрольных тестовых транзисторон Опредвено значение седней величины поро-О- вых напряжений .Г=1 (Б) и определена величина среднеГО КВВГцатического Откло" нения (СКО) гто =0,2 (Б), Среднее значение крутизны вольт-амперной караю еристики (БАХ) ф 1 измеренных тестовых транзисторов составило 21,4 м(А/Б со средним квадратическим Отклонением 0,43 мкА/Б, Рассчитали по известной формуле коэффлциенты вариации порогсных напряжений ( )Ъ ) и (., ) Крутиэнь, Которые соотнеггтвенно равны ) .1%) . 2 С( Их отношение К=)л / у, составило 5,5.Микросхемы с такими электрическими параметрами тестовых транзисторон обладаОТ значительной величиней подникного нстрое ного заряда, так как аассеивание по сравнению со средним зна ениемвеличин порОГОВых напрях(8 ниР 1 естовых транзисторов превосходит рассеивание по сравнению со средним значением величин крутизны этих же транзисторов, Микросхемы на пластине с такими тестовыми транзисторами считаются ненадежными беэ проведенля термополевых испьпаний,При известном способе этот же ре.зультат бьл бы получен после измерения 10 контрольных тестозьх транзисторов на;(ождения величины О 1, измерения ВеличиНЫ ПОРОГОВОГО НВПРЯжЕНИЯ (ОНТРОЛЬНОГО тестОВОГО транзистоэ, наГреВания пластины, Выдержинания ее г ри температуре не менее 100"С В течение более 15 мин под электрическим напряженлэм, Охлаждения пластины, п 08 торногэ и" мерения ГОрОГОВО" го напряжения того :.".; самсГо тестового транзистора, что и до нагревания, определения Величины сдвига порогового напряжения. Определеная таким Обраэсм1020253040Д 5:,50Г Е величина сдвига является оценкой надежности микросхем,На другой пластине из партии в тех жеусловиях проведения измерений получены следующие результаты: Гл =1,5(В),тол.=0,01 В),ф =.236 ЯМКАВ), ст =0,3=0,5.Пластина считается годной, так как отсутствует значительный подвижный встроенный заряд в подэатворном оислетранзисторов.Таким образом, при массовом производстве интегральных микросхем способдает возможность сокращения гроизнодственного цикла путем устранения длительных и многочисленных операций испытанийизмерений для получения достоверной информации о надежности изготовленныхмикросхем, упрощение процесса параметрического контроля тестовых структур микросхем позволяет эа счет отказа оттермополевых испытаний повысить и процент выхода годных пластин.Формула изобретенияСпособ параметрического контроляМ 1 П-интегральных схем, заключающийся втом, что для каждой пластины в парти контролируемых МДП-инте ральных схем выбирают заданное число МДП-интегральныхсхем и измеряют пороговые напряжения тестовых структур у каждой из выбранныхМДП-интегральных схем, определяют величину среднеквадратического отклоненияпорогового напряжения на каждой пластине, о т л и ч а о щ и й с я тем, что, с цельюуменьшения времени контроля, у каждой иэвыбранных МДП-интегральных схем на пластине измеряют величину крутизны вольтамперной характеристики транзисторатестовой структуры, определяют величинусреднеквадратического отклонения крутизны Вольт-амперных характеристик на пластине, а также коэффициенты вариациипорогового напряжения и крутизны вольтамперных характеристик, определяют отношение коэффициента вариации пороговогонапряжения к коэффициенту вариации крутизны вольт-амперных характеристик и повеличине эого отношения судят о наличииили отсутствии подвижного встроенного заряда В подзатворном окисле транзисторовданной пластины, причем считают МДП-интегральные схемы на пластине годными, если оределенное отношение меньшеединцы,
СмотретьЗаявка
4678958, 14.04.1989
ОРГАНИЗАЦИЯ ПЯ Х-5263
СОБОЛЕВА ИРИНА СТЕПАНОВНА, МЕЛЬНИЦКИЙ ВЯЧЕСЛАВ АНДРЕЕВИЧ, БРОДНИЦКАЯ АНЕЛЯ ПЕТРОВНА, ЛЕВКОВЕЦ ЛЕОНИД БОРИСОВИЧ
МПК / Метки
МПК: G01R 31/303
Метки: мдп-интегральных, параметрического, схем
Опубликовано: 30.08.1991
Код ссылки
<a href="https://patents.su/2-1674022-sposob-parametricheskogo-kontrolya-mdp-integralnykh-skhem.html" target="_blank" rel="follow" title="База патентов СССР">Способ параметрического контроля мдп-интегральных схем</a>
Предыдущий патент: Выходное устройство тестера для контроля интегральных схем
Следующий патент: Устройство контроля ресурса передающих квантово-электронных модулей
Случайный патент: @ -дитиино2, 3@: 6, 5@ дифуразан и способ его получения