Устройство для контроля кода

) (11) 5 Н 03 М 13/00 ПИСАНИЕ ИЗОБРЕТЕН ИДЕТЕЛЬСТВУ К АВ КО 25А.Красиков етельство СССР6 Г 7/49, 1986,етельство СССР3 М 13/00, 25,11.87,О ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОД (57) Изобретение относится к вычислите ной технике и передаче данных, может бь использовано для контроля суммы избыт ной системы счисления. Цель изобретения - расширение области применения за счет контроля суммы 11-системы счисления. Эта цель достигается путем введения в устройство, содержащее регистр сдвига, элементы И 2.1 - 2.3 и элементы ИЛИ 3.1 и 3.2, ряда новых связей, Устройство позволяет реализовать аппаратный контроль в однотипном сумматоре, оно может быть использовано в специализированных быстродействующих процессорах и арифметико-логических устройствах, работающих с самоконтролирующимися кодами, обладающими естественной избыточностью. 1 ил,1662007 осведомления об ошибке, произошедшей врезультате сложения,Устройство работает следующим образом,5 Пусть на вход 4 поступила десятиразрядная кодовая комбинация суммы, причемкод получился в результате сложения согласно формуле (2), например, 1011000100,0010010000, 0000101100 и т.д. полученная10 кодовая комбинация не входит во множество комбинаций срабатывания функции(3), при последовательном сдвиге ее черезрегистр срабатывания логического элемента И 2.2 не происходит и устройство15 ошибки не выдает, В противном случае,если при сложении получена комбинациявида 0000111000, 0100100001, 0010101000 ит,дсогласно формуле (3) произойдет срабатывание элемента И 2.2 и на выходе 520 установится единичный потенциал, свидетельствующий о наличии ошибки,в+1А = , а 1 ф (Я),где а (0,1); Изобретение относится к вычислительной технике и передаче данных и можетбыть использовано для контроля суммы 1 системы счисления,Целью изобретения является расширение области применения за счет контролясуммы и 1-системы счисления,Йа чертеже представлена схема устройства для контроля кода.Устройство содержит шестиразрядныйрегистр сдвига, состоящий из триггеров1.1 - 1.6 разрядов, с первого 2,1 по третий 2,3элементы И, первый 3,1 и второй 3,2 элементы ИЛИ, информационный вход 4 устройства, выход 5 устройства и тактовый вход 6устройства,Одноактный сумматор осуществляетсуммирование поступающих на его входыи-разрядных чисел А, представленных в избыточной минимальной системе счисленияследующим образом: 050;%= О=01; (5-2) +Я-З)5)1,Значением (и+2) определяет мощность минимального и-разрядного кода.Из рекуррентного соотношения (1) следует алгоритм сложения значащих цифр в минимальной системе счисления ф (Я) + ф (3) = ф (Я) +ф (5 - 2) + фу (Я - 3). (2) Из формулы (2) следует формула контроля суммы т 1-системы счисления У = аз аз+1 аз+2 Ч (аз+1 / а 3+2) аз+4 а Б+5 (3) Работа устройства состоит в реализации формулы (3) при последовательном сдвиге суммы через регистр сдвига старшими разрядами вперед,Регистр сдвига предназначен для последовательного сдвига контролируемой суммы и подачи соответствующих сигналов на логические элементы, которые предназначены для реализации формулы контроля (3), Вход 4 используют для подачи суммы старшими разрядами вперед. Вход 6 синхронизирует работу регистра, а выход 5- для 25 30 35 40 45 50 55 Формула изобретения Устройство для контроля кода, содержащее шестиразрядный регистр сдвига, с первого по третий элементы И, первый и второй элементы ИЛИ, причем информационный вход устройства соединен с последовательным входом шестиразрядного регистра сдвига, тактовый вход которого соединен с тактовым входом устройства, прямые выходы второго и третьего разрядов шестирвзрядного регистра сдвига соединены соответственно с первым и вторым входами первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход которого соединен с прямым выходом пятого разряда шестиразрядного регистра сдвига, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет контроля суммы 11-системы счисления, прямой выход первого разряда шестиразрядного регистра сдвига и выход второго элемента ИЛИ соединены соответственно с первым и вторым входами второго элемента И, выход которого является выходом устройства, прямые выходы второго и третьего разрядов шестиразрядного регистра сдвига соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с вторым входом третьего элемента И, третий вход которого соединен с инверсным выходом шестого разряда шестиразрядного регистра сдвига.