Амплитудный детектор

(51)4 Н 03 0 ОПИ ОБРЕТЕН ВТОРСКОМУ СВИДЕТЕЛЬСТ ои7За с ство СССР 00, 1984. оды о ся к радиоя - повышени на ты и ьтр и дул напч ро по м дное 1 ил Я ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГННТ СССР(57) Изобретение относиттехнике, Цель изобретенинадежности и устойчивостАмплитудный детектор сод1 и 5, компараторы 2 и 6нижних частот, инверторьсумматор 7, сумматор 10два и коммутатор 11. Вхо 2жение положительной и отрицательнполярностей проходит на сумматорсоответственна через ключи 1 и 5мыкание ключей 1 и 5 осуществляетпри подаче на их управляющие вход11 11напряжения сигнала л о г . 0 , а ра1 11ка ни е - при подаче лог . 1 . Целдостигается за счет того , чт о силы , поступающие на управляющие включей 1 и 5 , всегда будут пр отифа з ны , чт о исключает возможностьхождения их в разомкнутом состояодновременно . При этом на выходемат ора 7 формируются импульсы вхного напряжения одной полярностикоторые затем сглаживаются фильтИзобретение относится к радиотехнИке, может быть использовано в рад оприемниках и электроизмерительных у тройствах и является усовершенство 5 ванием известного устройства по основному авт.св, Р 1228213.Цель изобретения - повышение надежности и устойчивости работы,На чертеже приведена структурная с ема амплитудного детектора.Амплитудный детектор содержит осн вной ключ 1, основной компаратор 2, фильтр. 3 нижних частот, первый ивертор 4, дополнительный ключ 5, дополнительный компаратор 6, сумматор 7, второй 8 и третий 9 инверторы, с 1 мматор 10 по модулю два и коммутатор 11.,Амплитудный детектор работает следующим образом,Входное напряжение положительной полярности проходит на первый вход сумматора 7 через основной ключ 1, а напряжениеотрицательной полярностн через пеРвый инвертор 4 и дополнительный ключ 5 -второй вход сумматора 7. Такой режим работы обеспе-. т чивается соответствующими управляемыми сигналами, подаваемыми на управлющие входы основного 1 и дополнит льного 5 ключей. Замыкание указанных ю ючей осуществляется при подаче на их управляющие входы напряжения сигнла лог. "0", а размыкание - при подаче лог, "1". 35Если при отрицательном входном н пряжении замкнут дополнительный юч 5 и разомкнут основной ключ 1,а входное напряжение затем переходит через нулевое значение, становясь по ложительным, на выходе дополнительного ключа 5 появляется отрицательное напряжение, переводящее основной компаратор 2 в нулевое состояние. При этом основной ключ 1 замыкается, 45 Дополнительный компаратор 6 одновременно с этим переводится в единичное по выходу состояние. Это единичное напряжение поступает на первый вход коммутатора 11 и проходит на его выход, вызывая размыкание ключа 5, если на управляющий вход коммутатора1 1 с выхода третьего инвертора 9 поступает лог. "0". Последнее обстоятельство имеет место лишь в том случае, если выходные сигналы основного2 и дополнительного 6 компараторовне совпадают. Например, в случаесовпадения выходных сигналов основного 2 и дополнительного 6 компараторов, что может иметь место при нулевом значении входного сигнала илипри включении питания; напряжениесигнала на выходе сумматора 10 помодулю два равно лог. "0", а следовательно, сигнал на выходе третьегоинвертора 9 равен лог. "1". При несовпадении сигналов с выходов основглшл 2 и дополнительного 6 компараторов выходной сигнал сумматора 10по модулю два равен лог"1" и, соответственно, лог. "0" на выходетретьего инвертора 9,Таким образом, сигналы, поступающие на управляющие входы основного 1и дополнительного 5 ключей, будутвсегда противофазны, что исключаетвозможность нахождения их в разомкнутом состоянии одновременно.Аналогично протекают процессы формирования сигналов управления присмене полярности входного сигнала напротивоположную.На выходе сумматора 7 при этомформируются импульсы входного напряжения одной полярности, которые затем сглаживаются фильтром 3 нижнихчастот.1.Формула изобретенияАмплитудный детектор поавт,св. У 1228213, о т л и ч а ющ и й с я тем, ч то, с целью повышения надежности и устойчивости работы,выход дополнительного компараторасоединен с управляющим входом дополнительного ключа через последовательно соединенныевторой инвертори коммутатор, второй вход которого подключен к выходу дополнительного компаратора, а к выходам основного идополнительного компараторов подключен сумматор по модулю два, междувыходом которого и управляющим входом коммутатора включен третий инвертор.