Устройство для скремблирования информации

,1506594 04 М 7/1 В ЕСОВдИАЯА 1, .Т,., Г ЗОБРЕТЕНИЯ ИСА ВИДЕТЕЛЬСТВ Т 0 РС 0(54) УСТРОЙСТВО ДЛЧ СКРЕМБЛИРОВАНИЯИНФОРМАЦИИ(57) Изобретение относится к техникесвязи и может быть использовано всистемах цифрового телевидения. Цельизобретения - расширение функциональных воэможностей путем увеличеничисла формируемых кодовых последовательностей при скремблировании кодовых последовательностей тактовой син ии. Дл ижения цел хрониза устройс сдвига, сдвига,щее регистр 1рой регистр 2блок 4 задержкия обеспечения о во, содерж введены вт счетчик 3, памяти, Дл го скрембл блок оэначнеобходитолбце ован и-раэамм скремаксимальых кодоательно где 11=п г=2 П (говой синивается 8 н0 4 О ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР мо, чтобы в каждои строке,и-разрядные двоичные комбинва) составляли полный наборрядного двоичного кода. Чисвозможных к применению прогблирования, обеспечивающихный период (М) формируемыхпоследовательностей и-разря вых последов стей такхрониэации, 2 , оцеформулой К= ) 1 илг 11506594 Формула изобретения сдвига, управляющий вход которого является входом для тактовых импульсов,о т л и ч а ю щ е е с я тем, что,с целью расширения функциональныхвозможностей путем увеличения числаформируемых кодовых последовательностей при скремблирования кодовых последовательностей тактовой синхронипамяти, первые, вторые и третьи адресные входы которого соединены соответственно с выходами разрядов первого, второго регистров сдвига и счетчика, а управляющий вход считывания лока памяти объединен с управляющим МОСоставитель В,ЗемлянТехред И. Дидык ухин Корректор Т,Колб Редактор А.Шандор Заказ 5450/58 Тираж 626 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина,10 Изобретение относится к технике связи и может быть использовано в системах цифрового телевидения.Цель изобретения - расширение5 функциональных воэможностей путем увеличения числа формируемых кодовых последовательностей при скремблировании кодовых последовательностей тактовой синхронизации, 10На чертеже представлена структурная электрическая схема предлагаемого устройства,Устройство для скремблирования информации содержит первый 1 и второй2 регистры сдвига, счетчик 3, блок 4задержки и блок 5 памяти.Устройство работает следующим образом,В исходном состоянии регистры 1и 2 и счетчики 3 обнулены. В блок 5записана двоичная информация, определяющая программу скремблирования,При этом разрядность регистров 1 и 2в общем случае берется равной и соответственно,п-разрядным кодовымпоследовательностям тактовой синхронизации, Счетчик 3 является счетчиком по модулю п, его разрядность 30равна р, где 1 о 8 пр 6 1 о 8 (и+1) .Объем памяти блока 5 равен М=п 21 ьПервый, второй и третий адресные входы блока 5 соединены, соответственно, с выходами регистров 1,2 и счетчика 3 и определяют адрес выбираемыхстроки, столбца и ячейки блока 5.При поступлении первого тактовогоимпульса (ТИ) с выхода блока 5 считывается двоичный бит информации, записанный по нулевым адресам строки,столбца и ячейки блока 5. При этомв старший разряд регистра 1 записывается двоичный бит входной информации, а счетчик 3 изменяет свое нулевое состояние на единичное. С задержкой, определяемой блоком 4, встарший разряд регистра 2 записывается двоичный бит, считанный с выхода блока 5. При поступлении последующих тактовых импульсов устройство работает аналогичным образом.Для обеспечения однозначного скремблирования необходимо, чтобы в каждой строке, столбце п-разрядные двоичные комбинации (слова) составляли полный набор и-разрядного двоичного кода. Число (К) возможных к применению программ скремблирования, обеспечивающих максимальный период (М) формируемых кодовых последовательностей при скремблировании и-разрядных кодовых последовательностей тактовой синхронизации где И=п 2 "9 9г:7" оценивается формулой вида К= П (г),Устройство для скремблирования инсформации, содержащее первый регистрэации, в него введены второй регистр сдвига, блок задержки, счетчик и блок входом первого регистра сдвига, сосчетным входом счетчика и с входомблока задержки, выход которого соединен с управляющим входом второгорегистра сдвига, информационный входкоторого соединен с выходом блокапамяти, который является выходом устройства, при этом информационный входпервого регистра сдвига являетсяинформационным входом устройства.