Функциональный преобразователь

(51)4 С 06 56 ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ(57) Изоб лительной тся к вычисю изобретенияк цио нальных тение относехнике. Целсширение фунй за счет д вляетс ополнительноготенцирования,возможност выполнения раци ватель раФункциональныи преобраэ ботает следующим образом.Все элементы и блоки ус кроме блока 3 сдвига, имею тремя состояниями, Цикл ра ит из двух тактов: записи ции в регистры 1 и 7 и чте ройства,выход с оты состонформаия. ВЫв первом ф 1од числаВо второмОГ. включают- и 5. Чиса входстики и а 2 выоступатакжеа выход ВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССРВ 959072, кл, С 06 Р 7/556, 1980.Авторское свидетельство СССРУ 603996, кл. С 06 Р 7/556, 1976,(54) ФУНКЦИОНАЛЬНЬЯ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к вычислительной технике и (реднаэначено для логарифмирования и потенцирования двоичных чисел.Целью изобретения является расширение функциональных воэможностей эа счет дополнительного выполнения операции потенцирования.На чертеже представлена схема функционального преобразователя.Преобразователь содержит первый регистр 1, блок 2 вычисления характеристики, блок 3 сдвига, блок 4 памяти логариФов, первый 5 н второй 6 коммутаторы, второй регистр 7, блок 8 памяти антнлогари 4 иов, вход 9 устройства, вход 10 записи данных, входы 11 и 12 чтения данных в режиме потенцирования и логарифмирования соответственно. Устройство содержит первый регистр,блок вычисления характеристики, блоксдвига, блок памяти логарифмов, первый коммутатор. Отличается предлагаемое устройство от прототипа тем, чтов него введены второй коммутатор,второй регистр, блок памяти антилогарифмов, вход записи данных, входычтения данных в режиме логарифмировачия и потенцирования. Изобретениепозволяет расширить функциональныевозможности, т.е проводить кепстральный анализ, логарифмирование и потенцирование двоичных чисел по оси У,причем логарифмирование и потенцирование происходит без участия центрального процессора (как в известныхустройствах). 1 ил,В режиме логарифмировани такте на вход 9 поступает и записывается в регистр 1, такте приходит импульс ЧТ, (чтение логарифмирования) и ся элементы и блоки 1, 2, 4 ло из регистра 1 поступает блока 2 вычисления характер блока 3 сдвига. С выхода бл числения характеристики код ет на вход блока 3 сдвига, через первый коммутатор 5 -150644 Формула изобретения ставитель А.Зоринхред А.Кравчук Корректор И.Муск едактор В.Петраш аказ 5439/50НИИПИ Государс Подписи Тираженного комитета13035, Москва,при ГКНТ С по изобретениям и открыти -35, Раушская наб., д. 4/ оизводственно-издательский комбинат "Патент", г. ужгород, ул. Гагарина, 101 3На выходе блока 3 сдвига появляет" ся нормированное число, которое поступает на вход блока 4 памяти логарифмов. С выхода блока 4 код мантиссы поступает также на выход.В режиме потенцирования на вход 9 поступают коды характеристики и мантиссы, которые в такте записи заносятся в регистр 7. Во втором такте с приходом импульса "ЧТ.ПОТ." (чтение потенцирования) включаются элементы и блоки 6-8.Код мантиссы поступает на блок 8 памяти антилогарифмов, а затем на вход 15 блока 3 сдвига. Код характеристики с выхода регистра 7 поступает на вход блока 3 сдвига, управляя сдвигом нормированного числа. С выхода блока 3 сдвига числа через коммутатор 6 пос тупает на выход. Функциональный преобразователь, содержащий первый регистр, блок вычис-25 пения характеристики, блок сдвига, блок памяти логарифмов, первый коммутатор, причем вход аргумента устройства подключен к информационному входу первого регистра, выход которого сое динен синформационным входомблока вычисления характеристики и информационньи входом блока сдвига, вход управления сдвигом которого соединен с выходом блока вычисления характеристики 35 и информационньи входом первого коммутатора, выход блока соединен с адресньм входом блока памяти логарифмов выход блока памяти логарифмов1 соединен с выходом мантиссы устройства, выход первого коммутатора соединен с выходом характеристики устройства, о т л и ч а ю щ и й с я тем,что, с целью расширения функциональных воэможностей эа счет дополнительного выполнения операции потенцирования, в него введены второй регистр,блок памяти антилогарифмов и второйкоммутатор, причем вход аргумента устройства подключен к информационномувходу второго регистра, выход группы разрядов характеристики которогосоединен с входом управления сдвигомблока сдвига, выход которого соединенс информационным входом коммутатора,выход которого соединен с выходомпотенцирования устройства, вход разрешения записи данных устройства соединен с входом разрешения записи первого регистра и входом разрешения записи второго регистра, вход разрешения чтения при потенцировании устройства соединен с входами разрешениячтения второго регистра, блока памятиантилогарифмов и входом разрешениявыдачи второго коммутатора, выходгруппы разрядов мантиссы второго регистра соединен с адресным входом блока памяти антилогарифмов, выход которого соединен с информационньи входомблока сдвига, вход разрешения чтенияпри логарифмировании устройства соединен с входами разрешения чтенияпервого регистра, блока вычисленияхарактеристики, блока памяти логарифмов и входом разрешения выдачи первого коммутатора.